Implement WRITE BUFFER and WRITE WITH VERIFY commands
[SCSI2SD-V6.git] / software / SCSI2SD / src / scsiPhy.c
index b6c4e64..5952b85 100755 (executable)
@@ -14,6 +14,8 @@
 //\r
 //     You should have received a copy of the GNU General Public License\r
 //     along with SCSI2SD.  If not, see <http://www.gnu.org/licenses/>.\r
+#pragma GCC push_options\r
+#pragma GCC optimize("-flto")\r
 \r
 #include "device.h"\r
 #include "scsi.h"\r
@@ -42,19 +44,19 @@ static uint8 scsiDmaTxTd[1] = { CY_DMA_INVALID_TD };
 // Source of dummy bytes for DMA reads\r
 static uint8 dummyBuffer = 0xFF;\r
 \r
-volatile static uint8 rxDMAComplete;\r
-volatile static uint8 txDMAComplete;\r
+volatile uint8_t scsiRxDMAComplete;\r
+volatile uint8_t scsiTxDMAComplete;\r
 \r
 CY_ISR_PROTO(scsiRxCompleteISR);\r
 CY_ISR(scsiRxCompleteISR)\r
 {\r
-       rxDMAComplete = 1;\r
+       scsiRxDMAComplete = 1;\r
 }\r
 \r
 CY_ISR_PROTO(scsiTxCompleteISR);\r
 CY_ISR(scsiTxCompleteISR)\r
 {\r
-       txDMAComplete = 1;\r
+       scsiTxDMAComplete = 1;\r
 }\r
 \r
 CY_ISR_PROTO(scsiResetISR);\r
@@ -80,14 +82,14 @@ scsiReadDBxPins()
 uint8_t\r
 scsiReadByte(void)\r
 {\r
-       while (scsiPhyTxFifoFull() && !scsiDev.resetFlag) {}\r
+       while (unlikely(scsiPhyTxFifoFull()) && likely(!scsiDev.resetFlag)) {}\r
        scsiPhyTx(0);\r
 \r
-       while (scsiPhyRxFifoEmpty() && !scsiDev.resetFlag) {}\r
+       while (scsiPhyRxFifoEmpty() && likely(!scsiDev.resetFlag)) {}\r
        uint8_t val = scsiPhyRx();\r
        scsiDev.parityError = scsiDev.parityError || SCSI_Parity_Error_Read();\r
 \r
-       while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && !scsiDev.resetFlag) {}\r
+       while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && likely(!scsiDev.resetFlag)) {}\r
 \r
        return val;\r
 }\r
@@ -98,7 +100,7 @@ scsiReadPIO(uint8* data, uint32 count)
        int prep = 0;\r
        int i = 0;\r
 \r
-       while (i < count && !scsiDev.resetFlag)\r
+       while (i < count && likely(!scsiDev.resetFlag))\r
        {\r
                uint8_t status = scsiPhyStatus();\r
 \r
@@ -114,7 +116,7 @@ scsiReadPIO(uint8* data, uint32 count)
                }\r
        }\r
        scsiDev.parityError = scsiDev.parityError || SCSI_Parity_Error_Read();\r
-       while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && !scsiDev.resetFlag) {}\r
+       while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && likely(!scsiDev.resetFlag)) {}\r
 }\r
 \r
 static void\r
@@ -136,7 +138,7 @@ doRxSingleDMA(uint8* data, uint32 count)
                TD_INC_DST_ADR |\r
                        SCSI_RX_DMA__TD_TERMOUT_EN // Trigger interrupt when complete\r
                );\r
-       \r
+\r
        CyDmaTdSetAddress(\r
                scsiDmaTxTd[0],\r
                LO16((uint32)&dummyBuffer),\r
@@ -146,18 +148,18 @@ doRxSingleDMA(uint8* data, uint32 count)
                LO16((uint32)scsiTarget_datapath__F1_REG),\r
                LO16((uint32)data)\r
                );\r
-       \r
+\r
        CyDmaChSetInitialTd(scsiDmaTxChan, scsiDmaTxTd[0]);\r
        CyDmaChSetInitialTd(scsiDmaRxChan, scsiDmaRxTd[0]);\r
-       \r
+\r
        // The DMA controller is a bit trigger-happy. It will retain\r
        // a drq request that was triggered while the channel was\r
        // disabled.\r
        CyDmaClearPendingDrq(scsiDmaTxChan);\r
        CyDmaClearPendingDrq(scsiDmaRxChan);\r
 \r
-       txDMAComplete = 0;\r
-       rxDMAComplete = 0;\r
+       scsiTxDMAComplete = 0;\r
+       scsiRxDMAComplete = 0;\r
 \r
        CyDmaChEnable(scsiDmaRxChan, 1);\r
        CyDmaChEnable(scsiDmaTxChan, 1);\r
@@ -178,9 +180,13 @@ scsiReadDMA(uint8* data, uint32 count)
 int\r
 scsiReadDMAPoll()\r
 {\r
-       if (txDMAComplete && rxDMAComplete && (scsiPhyStatus() & SCSI_PHY_TX_COMPLETE))\r
+       if (scsiTxDMAComplete && scsiRxDMAComplete)\r
        {\r
-               if (dmaSentCount == dmaTotalCount)\r
+               // Wait until our scsi signals are consistent. This should only be\r
+               // a few cycles.\r
+               while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE)) {}\r
+\r
+               if (likely(dmaSentCount == dmaTotalCount))\r
                {\r
                        dmaInProgress = 0;\r
                        scsiDev.parityError = scsiDev.parityError || SCSI_Parity_Error_Read();\r
@@ -191,7 +197,7 @@ scsiReadDMAPoll()
                        // Transfer was too large for a single DMA transfer. Continue\r
                        // to send remaining bytes.\r
                        uint32_t count = dmaTotalCount - dmaSentCount;\r
-                       if (count > MAX_DMA_BYTES) count = MAX_DMA_BYTES;\r
+                       if (unlikely(count > MAX_DMA_BYTES)) count = MAX_DMA_BYTES;\r
                        doRxSingleDMA(dmaBuffer + dmaSentCount, count);\r
                        dmaSentCount += count;\r
                        return 0;\r
@@ -213,26 +219,32 @@ scsiRead(uint8_t* data, uint32_t count)
        else\r
        {\r
                scsiReadDMA(data, count);\r
-               while (!scsiReadDMAPoll() && !scsiDev.resetFlag) {};\r
+               \r
+               // Wait for the next DMA interrupt (or the 1ms systick)\r
+               // It's beneficial to halt the processor to\r
+               // give the DMA controller more memory bandwidth to work with.\r
+               __WFI();\r
+               \r
+               while (!scsiReadDMAPoll() && likely(!scsiDev.resetFlag)) {};\r
        }\r
 }\r
 \r
 void\r
 scsiWriteByte(uint8 value)\r
 {\r
-       while (scsiPhyTxFifoFull() && !scsiDev.resetFlag) {}\r
+       while (unlikely(scsiPhyTxFifoFull()) && likely(!scsiDev.resetFlag)) {}\r
        scsiPhyTx(value);\r
 \r
-       while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && !scsiDev.resetFlag) {}\r
+       while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && likely(!scsiDev.resetFlag)) {}\r
        scsiPhyRxFifoClear();\r
 }\r
 \r
 static void\r
-scsiWritePIO(uint8_t* data, uint32_t count)\r
+scsiWritePIO(const uint8_t* data, uint32_t count)\r
 {\r
        int i = 0;\r
 \r
-       while (i < count && !scsiDev.resetFlag)\r
+       while (i < count && likely(!scsiDev.resetFlag))\r
        {\r
                if (!scsiPhyTxFifoFull())\r
                {\r
@@ -241,12 +253,12 @@ scsiWritePIO(uint8_t* data, uint32_t count)
                }\r
        }\r
 \r
-       while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && !scsiDev.resetFlag) {}\r
+       while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && likely(!scsiDev.resetFlag)) {}\r
        scsiPhyRxFifoClear();\r
 }\r
 \r
 static void\r
-doTxSingleDMA(uint8* data, uint32 count)\r
+doTxSingleDMA(const uint8* data, uint32 count)\r
 {\r
        // Prepare DMA transfer\r
        dmaInProgress = 1;\r
@@ -269,14 +281,14 @@ doTxSingleDMA(uint8* data, uint32 count)
        // disabled.\r
        CyDmaClearPendingDrq(scsiDmaTxChan);\r
 \r
-       txDMAComplete = 0;\r
-       rxDMAComplete = 1;\r
+       scsiTxDMAComplete = 0;\r
+       scsiRxDMAComplete = 1;\r
 \r
        CyDmaChEnable(scsiDmaTxChan, 1);\r
 }\r
 \r
 void\r
-scsiWriteDMA(uint8* data, uint32 count)\r
+scsiWriteDMA(const uint8* data, uint32 count)\r
 {\r
        dmaSentCount = 0;\r
        dmaTotalCount = count;\r
@@ -290,9 +302,13 @@ scsiWriteDMA(uint8* data, uint32 count)
 int\r
 scsiWriteDMAPoll()\r
 {\r
-       if (txDMAComplete && (scsiPhyStatus() & SCSI_PHY_TX_COMPLETE))\r
+       if (scsiTxDMAComplete)\r
        {\r
-               if (dmaSentCount == dmaTotalCount)\r
+               // Wait until our scsi signals are consistent. This should only be\r
+               // a few cycles.\r
+               while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE)) {}\r
+\r
+               if (likely(dmaSentCount == dmaTotalCount))\r
                {\r
                        scsiPhyRxFifoClear();\r
                        dmaInProgress = 0;\r
@@ -303,7 +319,7 @@ scsiWriteDMAPoll()
                        // Transfer was too large for a single DMA transfer. Continue\r
                        // to send remaining bytes.\r
                        uint32_t count = dmaTotalCount - dmaSentCount;\r
-                       if (count > MAX_DMA_BYTES) count = MAX_DMA_BYTES;\r
+                       if (unlikely(count > MAX_DMA_BYTES)) count = MAX_DMA_BYTES;\r
                        doTxSingleDMA(dmaBuffer + dmaSentCount, count);\r
                        dmaSentCount += count;\r
                        return 0;\r
@@ -316,7 +332,7 @@ scsiWriteDMAPoll()
 }\r
 \r
 void\r
-scsiWrite(uint8_t* data, uint32_t count)\r
+scsiWrite(const uint8_t* data, uint32_t count)\r
 {\r
        if (count < 8)\r
        {\r
@@ -325,11 +341,17 @@ scsiWrite(uint8_t* data, uint32_t count)
        else\r
        {\r
                scsiWriteDMA(data, count);\r
-               while (!scsiWriteDMAPoll() && !scsiDev.resetFlag) {};\r
+               \r
+               // Wait for the next DMA interrupt (or the 1ms systick)\r
+               // It's beneficial to halt the processor to\r
+               // give the DMA controller more memory bandwidth to work with.\r
+               __WFI();\r
+\r
+               while (!scsiWriteDMAPoll() && likely(!scsiDev.resetFlag)) {};\r
        }\r
 }\r
 \r
-static void busSettleDelay(void)\r
+static inline void busSettleDelay(void)\r
 {\r
        // Data Release time (switching IO) = 400ns\r
        // + Bus Settle time (switching phase) = 400ns.\r
@@ -356,7 +378,7 @@ void scsiPhyReset()
                dmaTotalCount = 0;\r
                CyDmaChSetRequest(scsiDmaTxChan, CY_DMA_CPU_TERM_CHAIN);\r
                CyDmaChSetRequest(scsiDmaRxChan, CY_DMA_CPU_TERM_CHAIN);\r
-               while (!(txDMAComplete && rxDMAComplete)) {}\r
+               while (!(scsiTxDMAComplete && scsiRxDMAComplete)) {}\r
 \r
                CyDmaChDisable(scsiDmaTxChan);\r
                CyDmaChDisable(scsiDmaRxChan);\r
@@ -406,7 +428,7 @@ static void scsiPhyInitDMA()
                                HI16(CYDEV_SRAM_BASE),\r
                                HI16(CYDEV_PERIPH_BASE)\r
                                );\r
-\r
+               \r
                CyDmaChDisable(scsiDmaRxChan);\r
                CyDmaChDisable(scsiDmaTxChan);\r
 \r
@@ -425,3 +447,4 @@ void scsiPhyInit()
 \r
        SCSI_RST_ISR_StartEx(scsiResetISR);\r
 }\r
+#pragma GCC pop_options\r