Add second SPI master for 5.2 board
[SCSI2SD.git] / software / SCSI2SD / v5.2 / SCSI2SD.cydsn / Generated_Source / PSoC5 / NOR_SO.h
1 /*******************************************************************************
2 * File Name: NOR_SO.h  
3 * Version 2.20
4 *
5 * Description:
6 *  This file contains Pin function prototypes and register defines
7 *
8 * Note:
9 *
10 ********************************************************************************
11 * Copyright 2008-2015, Cypress Semiconductor Corporation.  All rights reserved.
12 * You may use this file only in accordance with the license, terms, conditions, 
13 * disclaimers, and limitations in the end user license agreement accompanying 
14 * the software package with which this file was provided.
15 *******************************************************************************/
16
17 #if !defined(CY_PINS_NOR_SO_H) /* Pins NOR_SO_H */
18 #define CY_PINS_NOR_SO_H
19
20 #include "cytypes.h"
21 #include "cyfitter.h"
22 #include "cypins.h"
23 #include "NOR_SO_aliases.h"
24
25 /* APIs are not generated for P15[7:6] */
26 #if !(CY_PSOC5A &&\
27          NOR_SO__PORT == 15 && ((NOR_SO__MASK & 0xC0) != 0))
28
29
30 /***************************************
31 *        Function Prototypes             
32 ***************************************/    
33
34 /**
35 * \addtogroup group_general
36 * @{
37 */
38 void    NOR_SO_Write(uint8 value);
39 void    NOR_SO_SetDriveMode(uint8 mode);
40 uint8   NOR_SO_ReadDataReg(void);
41 uint8   NOR_SO_Read(void);
42 void    NOR_SO_SetInterruptMode(uint16 position, uint16 mode);
43 uint8   NOR_SO_ClearInterrupt(void);
44 /** @} general */
45
46 /***************************************
47 *           API Constants        
48 ***************************************/
49 /**
50 * \addtogroup group_constants
51 * @{
52 */
53     /** \addtogroup driveMode Drive mode constants
54      * \brief Constants to be passed as "mode" parameter in the NOR_SO_SetDriveMode() function.
55      *  @{
56      */
57         #define NOR_SO_DM_ALG_HIZ         PIN_DM_ALG_HIZ
58         #define NOR_SO_DM_DIG_HIZ         PIN_DM_DIG_HIZ
59         #define NOR_SO_DM_RES_UP          PIN_DM_RES_UP
60         #define NOR_SO_DM_RES_DWN         PIN_DM_RES_DWN
61         #define NOR_SO_DM_OD_LO           PIN_DM_OD_LO
62         #define NOR_SO_DM_OD_HI           PIN_DM_OD_HI
63         #define NOR_SO_DM_STRONG          PIN_DM_STRONG
64         #define NOR_SO_DM_RES_UPDWN       PIN_DM_RES_UPDWN
65     /** @} driveMode */
66 /** @} group_constants */
67     
68 /* Digital Port Constants */
69 #define NOR_SO_MASK               NOR_SO__MASK
70 #define NOR_SO_SHIFT              NOR_SO__SHIFT
71 #define NOR_SO_WIDTH              1u
72
73 /* Interrupt constants */
74 #if defined(NOR_SO__INTSTAT)
75 /**
76 * \addtogroup group_constants
77 * @{
78 */
79     /** \addtogroup intrMode Interrupt constants
80      * \brief Constants to be passed as "mode" parameter in NOR_SO_SetInterruptMode() function.
81      *  @{
82      */
83         #define NOR_SO_INTR_NONE      (uint16)(0x0000u)
84         #define NOR_SO_INTR_RISING    (uint16)(0x0001u)
85         #define NOR_SO_INTR_FALLING   (uint16)(0x0002u)
86         #define NOR_SO_INTR_BOTH      (uint16)(0x0003u) 
87     /** @} intrMode */
88 /** @} group_constants */
89
90     #define NOR_SO_INTR_MASK      (0x01u) 
91 #endif /* (NOR_SO__INTSTAT) */
92
93
94 /***************************************
95 *             Registers        
96 ***************************************/
97
98 /* Main Port Registers */
99 /* Pin State */
100 #define NOR_SO_PS                     (* (reg8 *) NOR_SO__PS)
101 /* Data Register */
102 #define NOR_SO_DR                     (* (reg8 *) NOR_SO__DR)
103 /* Port Number */
104 #define NOR_SO_PRT_NUM                (* (reg8 *) NOR_SO__PRT) 
105 /* Connect to Analog Globals */                                                  
106 #define NOR_SO_AG                     (* (reg8 *) NOR_SO__AG)                       
107 /* Analog MUX bux enable */
108 #define NOR_SO_AMUX                   (* (reg8 *) NOR_SO__AMUX) 
109 /* Bidirectional Enable */                                                        
110 #define NOR_SO_BIE                    (* (reg8 *) NOR_SO__BIE)
111 /* Bit-mask for Aliased Register Access */
112 #define NOR_SO_BIT_MASK               (* (reg8 *) NOR_SO__BIT_MASK)
113 /* Bypass Enable */
114 #define NOR_SO_BYP                    (* (reg8 *) NOR_SO__BYP)
115 /* Port wide control signals */                                                   
116 #define NOR_SO_CTL                    (* (reg8 *) NOR_SO__CTL)
117 /* Drive Modes */
118 #define NOR_SO_DM0                    (* (reg8 *) NOR_SO__DM0) 
119 #define NOR_SO_DM1                    (* (reg8 *) NOR_SO__DM1)
120 #define NOR_SO_DM2                    (* (reg8 *) NOR_SO__DM2) 
121 /* Input Buffer Disable Override */
122 #define NOR_SO_INP_DIS                (* (reg8 *) NOR_SO__INP_DIS)
123 /* LCD Common or Segment Drive */
124 #define NOR_SO_LCD_COM_SEG            (* (reg8 *) NOR_SO__LCD_COM_SEG)
125 /* Enable Segment LCD */
126 #define NOR_SO_LCD_EN                 (* (reg8 *) NOR_SO__LCD_EN)
127 /* Slew Rate Control */
128 #define NOR_SO_SLW                    (* (reg8 *) NOR_SO__SLW)
129
130 /* DSI Port Registers */
131 /* Global DSI Select Register */
132 #define NOR_SO_PRTDSI__CAPS_SEL       (* (reg8 *) NOR_SO__PRTDSI__CAPS_SEL) 
133 /* Double Sync Enable */
134 #define NOR_SO_PRTDSI__DBL_SYNC_IN    (* (reg8 *) NOR_SO__PRTDSI__DBL_SYNC_IN) 
135 /* Output Enable Select Drive Strength */
136 #define NOR_SO_PRTDSI__OE_SEL0        (* (reg8 *) NOR_SO__PRTDSI__OE_SEL0) 
137 #define NOR_SO_PRTDSI__OE_SEL1        (* (reg8 *) NOR_SO__PRTDSI__OE_SEL1) 
138 /* Port Pin Output Select Registers */
139 #define NOR_SO_PRTDSI__OUT_SEL0       (* (reg8 *) NOR_SO__PRTDSI__OUT_SEL0) 
140 #define NOR_SO_PRTDSI__OUT_SEL1       (* (reg8 *) NOR_SO__PRTDSI__OUT_SEL1) 
141 /* Sync Output Enable Registers */
142 #define NOR_SO_PRTDSI__SYNC_OUT       (* (reg8 *) NOR_SO__PRTDSI__SYNC_OUT) 
143
144 /* SIO registers */
145 #if defined(NOR_SO__SIO_CFG)
146     #define NOR_SO_SIO_HYST_EN        (* (reg8 *) NOR_SO__SIO_HYST_EN)
147     #define NOR_SO_SIO_REG_HIFREQ     (* (reg8 *) NOR_SO__SIO_REG_HIFREQ)
148     #define NOR_SO_SIO_CFG            (* (reg8 *) NOR_SO__SIO_CFG)
149     #define NOR_SO_SIO_DIFF           (* (reg8 *) NOR_SO__SIO_DIFF)
150 #endif /* (NOR_SO__SIO_CFG) */
151
152 /* Interrupt Registers */
153 #if defined(NOR_SO__INTSTAT)
154     #define NOR_SO_INTSTAT            (* (reg8 *) NOR_SO__INTSTAT)
155     #define NOR_SO_SNAP               (* (reg8 *) NOR_SO__SNAP)
156     
157         #define NOR_SO_0_INTTYPE_REG            (* (reg8 *) NOR_SO__0__INTTYPE)
158 #endif /* (NOR_SO__INTSTAT) */
159
160 #endif /* CY_PSOC5A... */
161
162 #endif /*  CY_PINS_NOR_SO_H */
163
164
165 /* [] END OF FILE */