SWV tracing for diagnosing hangs.
[SCSI2SD.git] / software / SCSI2SD / src / scsiPhy.c
index 900192b..8c90cb1 100755 (executable)
@@ -21,6 +21,7 @@
 #include "scsi.h"\r
 #include "scsiPhy.h"\r
 #include "bits.h"\r
+#include "trace.h"\r
 \r
 #define scsiTarget_AUX_CTL (* (reg8 *) scsiTarget_datapath__DP_AUX_CTL_REG)\r
 \r
@@ -50,18 +51,21 @@ volatile uint8_t scsiTxDMAComplete;
 CY_ISR_PROTO(scsiRxCompleteISR);\r
 CY_ISR(scsiRxCompleteISR)\r
 {\r
+       traceIrq(trace_scsiRxCompleteISR);\r
        scsiRxDMAComplete = 1;\r
 }\r
 \r
 CY_ISR_PROTO(scsiTxCompleteISR);\r
 CY_ISR(scsiTxCompleteISR)\r
 {\r
+       traceIrq(trace_scsiTxCompleteISR);\r
        scsiTxDMAComplete = 1;\r
 }\r
 \r
 CY_ISR_PROTO(scsiResetISR);\r
 CY_ISR(scsiResetISR)\r
 {\r
+       traceIrq(trace_scsiResetISR);\r
        scsiDev.resetFlag = 1;\r
 }\r
 \r
@@ -82,13 +86,16 @@ scsiReadDBxPins()
 uint8_t\r
 scsiReadByte(void)\r
 {\r
+       trace(trace_spinPhyTxFifo);\r
        while (unlikely(scsiPhyTxFifoFull()) && likely(!scsiDev.resetFlag)) {}\r
        scsiPhyTx(0);\r
 \r
+       trace(trace_spinPhyRxFifo);\r
        while (scsiPhyRxFifoEmpty() && likely(!scsiDev.resetFlag)) {}\r
        uint8_t val = scsiPhyRx();\r
        scsiDev.parityError = scsiDev.parityError || SCSI_Parity_Error_Read();\r
 \r
+       trace(trace_spinTxComplete);\r
        while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && likely(!scsiDev.resetFlag)) {}\r
 \r
        return val;\r
@@ -124,6 +131,7 @@ doRxSingleDMA(uint8* data, uint32 count)
 {\r
        // Prepare DMA transfer\r
        dmaInProgress = 1;\r
+       trace(trace_doRxSingleDMA);\r
 \r
        CyDmaTdSetConfiguration(\r
                scsiDmaTxTd[0],\r
@@ -184,6 +192,7 @@ scsiReadDMAPoll()
        {\r
                // Wait until our scsi signals are consistent. This should only be\r
                // a few cycles.\r
+               trace(trace_spinTxComplete);\r
                while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE)) {}\r
 \r
                if (likely(dmaSentCount == dmaTotalCount))\r
@@ -219,12 +228,13 @@ scsiRead(uint8_t* data, uint32_t count)
        else\r
        {\r
                scsiReadDMA(data, count);\r
-               \r
+\r
                // Wait for the next DMA interrupt (or the 1ms systick)\r
                // It's beneficial to halt the processor to\r
                // give the DMA controller more memory bandwidth to work with.\r
                __WFI();\r
-               \r
+\r
+               trace(trace_spinReadDMAPoll);\r
                while (!scsiReadDMAPoll() && likely(!scsiDev.resetFlag)) {};\r
        }\r
 }\r
@@ -232,9 +242,11 @@ scsiRead(uint8_t* data, uint32_t count)
 void\r
 scsiWriteByte(uint8 value)\r
 {\r
+       trace(trace_spinPhyTxFifo);\r
        while (unlikely(scsiPhyTxFifoFull()) && likely(!scsiDev.resetFlag)) {}\r
        scsiPhyTx(value);\r
 \r
+       trace(trace_spinTxComplete);\r
        while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && likely(!scsiDev.resetFlag)) {}\r
        scsiPhyRxFifoClear();\r
 }\r
@@ -253,6 +265,7 @@ scsiWritePIO(const uint8_t* data, uint32_t count)
                }\r
        }\r
 \r
+       trace(trace_spinTxComplete);\r
        while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE) && likely(!scsiDev.resetFlag)) {}\r
        scsiPhyRxFifoClear();\r
 }\r
@@ -262,6 +275,7 @@ doTxSingleDMA(const uint8* data, uint32 count)
 {\r
        // Prepare DMA transfer\r
        dmaInProgress = 1;\r
+       trace(trace_doTxSingleDMA);\r
 \r
        CyDmaTdSetConfiguration(\r
                scsiDmaTxTd[0],\r
@@ -306,6 +320,7 @@ scsiWriteDMAPoll()
        {\r
                // Wait until our scsi signals are consistent. This should only be\r
                // a few cycles.\r
+               trace(trace_spinTxComplete);\r
                while (!(scsiPhyStatus() & SCSI_PHY_TX_COMPLETE)) {}\r
 \r
                if (likely(dmaSentCount == dmaTotalCount))\r
@@ -341,12 +356,13 @@ scsiWrite(const uint8_t* data, uint32_t count)
        else\r
        {\r
                scsiWriteDMA(data, count);\r
-               \r
+\r
                // Wait for the next DMA interrupt (or the 1ms systick)\r
                // It's beneficial to halt the processor to\r
                // give the DMA controller more memory bandwidth to work with.\r
                __WFI();\r
 \r
+               trace(trace_spinWriteDMAPoll);\r
                while (!scsiWriteDMAPoll() && likely(!scsiDev.resetFlag)) {};\r
        }\r
 }\r
@@ -370,6 +386,7 @@ void scsiEnterPhase(int phase)
 \r
 void scsiPhyReset()\r
 {\r
+       trace(trace_scsiPhyReset);\r
        if (dmaInProgress)\r
        {\r
                dmaInProgress = 0;\r
@@ -378,6 +395,7 @@ void scsiPhyReset()
                dmaTotalCount = 0;\r
                CyDmaChSetRequest(scsiDmaTxChan, CY_DMA_CPU_TERM_CHAIN);\r
                CyDmaChSetRequest(scsiDmaRxChan, CY_DMA_CPU_TERM_CHAIN);\r
+               trace(trace_spinDMAReset);\r
                while (!(scsiTxDMAComplete && scsiRxDMAComplete)) {}\r
 \r
                CyDmaChDisable(scsiDmaTxChan);\r