Force unit-attention-condition off for pre-SCSI2 hosts
[SCSI2SD-V6.git] / software / SCSI2SD / USB_Bootloader.cydsn / USB_Bootloader.rpt
index 81f4824..3b14907 100755 (executable)
@@ -1,13 +1,13 @@
-Loading plugins phase: Elapsed time ==> 0s.499ms\r
-Initializing data phase: Elapsed time ==> 3s.765ms\r
+Loading plugins phase: Elapsed time ==> 0s.481ms\r
+Initializing data phase: Elapsed time ==> 3s.796ms\r
 <CYPRESSTAG name="CyDsfit arguments...">\r
-cydsfit arguments: -.fdsnotice -.fdswarpdepfile=warp_dependencies.txt -.fdselabdepfile=elab_dependencies.txt -.fdsbldfile=generated_files.txt -p W:\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -d CY8C5267AXI-LP051 -s W:\SCSI2SD\USB_Bootloader.cydsn\Generated_Source\PSoC5 -- -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE</CYPRESSTAG>\r
+cydsfit arguments: -.fdsnotice -.fdswarpdepfile=warp_dependencies.txt -.fdselabdepfile=elab_dependencies.txt -.fdsbldfile=generated_files.txt -p W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -d CY8C5267AXI-LP051 -s W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\Generated_Source\PSoC5 -- -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE</CYPRESSTAG>\r
 <CYPRESSTAG name="Design elaboration results...">\r
 </CYPRESSTAG>\r
-Elaboration phase: Elapsed time ==> 7s.219ms\r
+Elaboration phase: Elapsed time ==> 7s.874ms\r
 <CYPRESSTAG name="HDL generation results...">\r
 </CYPRESSTAG>\r
-HDL generation phase: Elapsed time ==> 0s.140ms\r
+HDL generation phase: Elapsed time ==> 0s.173ms\r
 <CYPRESSTAG name="Synthesis results...">\r
 \r
      | | | | | | |\r
@@ -25,23 +25,23 @@ HDL generation phase: Elapsed time ==> 0s.140ms
 ======================================================================\r
 Compiling:  USB_Bootloader.v\r
 Program  :   C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\bin/warp.exe\r
-Options  :    -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 USB_Bootloader.v -verilog\r
+Options  :    -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 USB_Bootloader.v -verilog\r
 ======================================================================\r
 \r
 ======================================================================\r
 Compiling:  USB_Bootloader.v\r
 Program  :   C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\bin/warp.exe\r
-Options  :    -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 USB_Bootloader.v -verilog\r
+Options  :    -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 USB_Bootloader.v -verilog\r
 ======================================================================\r
 \r
 ======================================================================\r
 Compiling:  USB_Bootloader.v\r
 Program  :   vlogfe\r
-Options  :    -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 -verilog USB_Bootloader.v\r
+Options  :    -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 -verilog USB_Bootloader.v\r
 ======================================================================\r
 \r
 vlogfe V6.3 IR 41:  Verilog parser\r
-Sat Oct 26 18:55:16 2013\r
+Wed Apr 16 21:15:58 2014\r
 \r
 \r
 ======================================================================\r
@@ -51,7 +51,7 @@ Options  :    -yv2 -q10 USB_Bootloader.v
 ======================================================================\r
 \r
 vpp V6.3 IR 41:  Verilog Pre-Processor\r
-Sat Oct 26 18:55:16 2013\r
+Wed Apr 16 21:15:59 2014\r
 \r
 \r
 vpp:  No errors.\r
@@ -76,11 +76,11 @@ vlogfe:  No errors.
 ======================================================================\r
 Compiling:  USB_Bootloader.v\r
 Program  :   tovif\r
-Options  :    -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 -verilog USB_Bootloader.v\r
+Options  :    -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 -verilog USB_Bootloader.v\r
 ======================================================================\r
 \r
 tovif V6.3 IR 41:  High-level synthesis\r
-Sat Oct 26 18:55:16 2013\r
+Wed Apr 16 21:15:59 2014\r
 \r
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\common\std.vhd'.\r
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\common\cypress.vhd'.\r
@@ -91,8 +91,8 @@ Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\c
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\common\stdlogic\mod_cnst.vif'.\r
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\common\stdlogic\mod_mthv.vif'.\r
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\common\stdlogic\mod_genv.vif'.\r
-Linking 'W:\SCSI2SD\USB_Bootloader.cydsn\codegentemp\USB_Bootloader.ctl'.\r
-Linking 'W:\SCSI2SD\USB_Bootloader.cydsn\codegentemp\USB_Bootloader.v'.\r
+Linking 'W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\codegentemp\USB_Bootloader.ctl'.\r
+Linking 'W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\codegentemp\USB_Bootloader.v'.\r
 \r
 tovif:  No errors.\r
 \r
@@ -100,11 +100,11 @@ tovif:  No errors.
 ======================================================================\r
 Compiling:  USB_Bootloader.v\r
 Program  :   topld\r
-Options  :    -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 -verilog USB_Bootloader.v\r
+Options  :    -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 -verilog USB_Bootloader.v\r
 ======================================================================\r
 \r
 topld V6.3 IR 41:  Synthesis and optimization\r
-Sat Oct 26 18:55:16 2013\r
+Wed Apr 16 21:16:00 2014\r
 \r
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\common\std.vhd'.\r
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\common\cypress.vhd'.\r
@@ -115,8 +115,8 @@ Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\c
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\common\stdlogic\mod_cnst.vif'.\r
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\common\stdlogic\mod_mthv.vif'.\r
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\common\stdlogic\mod_genv.vif'.\r
-Linking 'W:\SCSI2SD\USB_Bootloader.cydsn\codegentemp\USB_Bootloader.ctl'.\r
-Linking 'W:\SCSI2SD\USB_Bootloader.cydsn\codegentemp\USB_Bootloader.v'.\r
+Linking 'W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\codegentemp\USB_Bootloader.ctl'.\r
+Linking 'W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\codegentemp\USB_Bootloader.v'.\r
 Linking 'C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\lib\lcpsoc3\stdlogic\cpsoc3.vif'.\r
 \r
 ----------------------------------------------------------\r
@@ -148,6 +148,11 @@ Aliasing tmpOE__SCSI_Out_net_3 to \USBFS:tmpOE__Dm_net_0\
 Aliasing tmpOE__SCSI_Out_net_2 to \USBFS:tmpOE__Dm_net_0\\r
 Aliasing tmpOE__SCSI_Out_net_1 to \USBFS:tmpOE__Dm_net_0\\r
 Aliasing tmpOE__SCSI_Out_net_0 to \USBFS:tmpOE__Dm_net_0\\r
+Aliasing tmpOE__SD_PULLUP_net_4 to \USBFS:tmpOE__Dm_net_0\\r
+Aliasing tmpOE__SD_PULLUP_net_3 to \USBFS:tmpOE__Dm_net_0\\r
+Aliasing tmpOE__SD_PULLUP_net_2 to \USBFS:tmpOE__Dm_net_0\\r
+Aliasing tmpOE__SD_PULLUP_net_1 to \USBFS:tmpOE__Dm_net_0\\r
+Aliasing tmpOE__SD_PULLUP_net_0 to \USBFS:tmpOE__Dm_net_0\\r
 Removing Rhs of wire one[37] = \USBFS:tmpOE__Dm_net_0\[32]\r
 Removing Lhs of wire \USBFS:tmpOE__Dp_net_0\[40] = one[37]\r
 Removing Lhs of wire tmpOE__SCSI_Out_DBx_net_7[49] = one[37]\r
@@ -168,9 +173,14 @@ Removing Lhs of wire tmpOE__SCSI_Out_net_3[90] = one[37]
 Removing Lhs of wire tmpOE__SCSI_Out_net_2[91] = one[37]\r
 Removing Lhs of wire tmpOE__SCSI_Out_net_1[92] = one[37]\r
 Removing Lhs of wire tmpOE__SCSI_Out_net_0[93] = one[37]\r
+Removing Lhs of wire tmpOE__SD_PULLUP_net_4[127] = one[37]\r
+Removing Lhs of wire tmpOE__SD_PULLUP_net_3[128] = one[37]\r
+Removing Lhs of wire tmpOE__SD_PULLUP_net_2[129] = one[37]\r
+Removing Lhs of wire tmpOE__SD_PULLUP_net_1[130] = one[37]\r
+Removing Lhs of wire tmpOE__SD_PULLUP_net_0[131] = one[37]\r
 \r
 ------------------------------------------------------\r
-Aliased 0 equations, 20 wires.\r
+Aliased 0 equations, 25 wires.\r
 ------------------------------------------------------\r
 \r
 ----------------------------------------------------------\r
@@ -192,16 +202,16 @@ topld:  No errors.
 \r
 CYPRESS_DIR    : C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\r
 Warp Program   : C:\Program Files (x86)\Cypress\PSoC Creator\3.0\PSoC Creator\warp\bin/warp.exe\r
-Warp Arguments : -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 USB_Bootloader.v -verilog\r
+Warp Arguments : -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -dcpsoc3 USB_Bootloader.v -verilog\r
 </CYPRESSTAG>\r
-Warp synthesis phase: Elapsed time ==> 1s.359ms\r
+Warp synthesis phase: Elapsed time ==> 2s.967ms\r
 <CYPRESSTAG name="Fitter results...">\r
 <CYPRESSTAG name="Fitter startup details...">\r
-cyp3fit: V3.0.0.1539, Family: PSoC3, Started at: Saturday, 26 October 2013 18:55:17\r
-Options: -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -d CY8C5267AXI-LP051 USB_Bootloader.v -verilog\r
+cyp3fit: V3.0.0.1539, Family: PSoC3, Started at: Wednesday, 16 April 2014 21:16:01\r
+Options: -yv2 -v3 -ygs -q10 -o2 -.fftcfgtype=LE -ya -.fftprj=W:\SCSI2SD\software\SCSI2SD\USB_Bootloader.cydsn\USB_Bootloader.cyprj -d CY8C5267AXI-LP051 USB_Bootloader.v -verilog\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Design parsing">\r
-Design parsing phase: Elapsed time ==> 0s.031ms\r
+Design parsing phase: Elapsed time ==> 0s.046ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Tech mapping">\r
 <CYPRESSTAG name="Initial Mapping" icon="FILE_RPT_TECHM">\r
@@ -928,6 +938,196 @@ Design Equations
         {\r
         }\r
 \r
+    Pin : Name = SD_PULLUP(0)\r
+        Attributes:\r
+            In Group/Port: True\r
+            In Sync Option: SYNC\r
+            Out Sync Option: AUTO\r
+            Interrupt generated: False\r
+            Interrupt mode: NONE\r
+            Drive mode: RES_PULL_UP\r
+            VTrip: CMOS\r
+            Slew: FAST\r
+            Input Sync needed: True\r
+            Output Sync needed: False\r
+            SC shield enabled: False\r
+            POR State: ANY\r
+            LCD Mode: COMMON\r
+            Register Mode: RegComb\r
+            CaSense Mode: NEITHER\r
+            Treat as pin: False\r
+            Is OE Registered: False\r
+            Uses Analog: False\r
+            Can contain Digital: True\r
+            Is SIO: False\r
+            SIO Output Buf: NONREGULATED\r
+            SIO Input Buf: SINGLE_ENDED\r
+            SIO HiFreq: LOW\r
+            SIO Hyst: DISABLED\r
+            SIO Vtrip: MULTIPLIER_0_5\r
+            SIO RefSel: VCC_IO\r
+            Required Capabilitites: DIGITAL\r
+            Initial Value: 1\r
+            IO Voltage: 3.3\r
+        PORT MAP (\r
+            pa_out => SD_PULLUP(0)__PA ,\r
+            pad => SD_PULLUP(0)_PAD );\r
+        Properties:\r
+        {\r
+        }\r
+\r
+    Pin : Name = SD_PULLUP(1)\r
+        Attributes:\r
+            In Group/Port: True\r
+            In Sync Option: SYNC\r
+            Out Sync Option: AUTO\r
+            Interrupt generated: False\r
+            Interrupt mode: NONE\r
+            Drive mode: RES_PULL_UP\r
+            VTrip: CMOS\r
+            Slew: FAST\r
+            Input Sync needed: True\r
+            Output Sync needed: False\r
+            SC shield enabled: False\r
+            POR State: ANY\r
+            LCD Mode: COMMON\r
+            Register Mode: RegComb\r
+            CaSense Mode: NEITHER\r
+            Treat as pin: False\r
+            Is OE Registered: False\r
+            Uses Analog: False\r
+            Can contain Digital: True\r
+            Is SIO: False\r
+            SIO Output Buf: NONREGULATED\r
+            SIO Input Buf: SINGLE_ENDED\r
+            SIO HiFreq: LOW\r
+            SIO Hyst: DISABLED\r
+            SIO Vtrip: MULTIPLIER_0_5\r
+            SIO RefSel: VCC_IO\r
+            Required Capabilitites: DIGITAL\r
+            Initial Value: 1\r
+            IO Voltage: 0\r
+        PORT MAP (\r
+            pa_out => SD_PULLUP(1)__PA ,\r
+            pad => SD_PULLUP(1)_PAD );\r
+        Properties:\r
+        {\r
+        }\r
+\r
+    Pin : Name = SD_PULLUP(2)\r
+        Attributes:\r
+            In Group/Port: True\r
+            In Sync Option: SYNC\r
+            Out Sync Option: AUTO\r
+            Interrupt generated: False\r
+            Interrupt mode: NONE\r
+            Drive mode: RES_PULL_UP\r
+            VTrip: CMOS\r
+            Slew: FAST\r
+            Input Sync needed: True\r
+            Output Sync needed: False\r
+            SC shield enabled: False\r
+            POR State: ANY\r
+            LCD Mode: COMMON\r
+            Register Mode: RegComb\r
+            CaSense Mode: NEITHER\r
+            Treat as pin: False\r
+            Is OE Registered: False\r
+            Uses Analog: False\r
+            Can contain Digital: True\r
+            Is SIO: False\r
+            SIO Output Buf: NONREGULATED\r
+            SIO Input Buf: SINGLE_ENDED\r
+            SIO HiFreq: LOW\r
+            SIO Hyst: DISABLED\r
+            SIO Vtrip: MULTIPLIER_0_5\r
+            SIO RefSel: VCC_IO\r
+            Required Capabilitites: DIGITAL\r
+            Initial Value: 1\r
+            IO Voltage: 0\r
+        PORT MAP (\r
+            pa_out => SD_PULLUP(2)__PA ,\r
+            pad => SD_PULLUP(2)_PAD );\r
+        Properties:\r
+        {\r
+        }\r
+\r
+    Pin : Name = SD_PULLUP(3)\r
+        Attributes:\r
+            In Group/Port: True\r
+            In Sync Option: SYNC\r
+            Out Sync Option: AUTO\r
+            Interrupt generated: False\r
+            Interrupt mode: NONE\r
+            Drive mode: RES_PULL_UP\r
+            VTrip: CMOS\r
+            Slew: FAST\r
+            Input Sync needed: True\r
+            Output Sync needed: False\r
+            SC shield enabled: False\r
+            POR State: ANY\r
+            LCD Mode: COMMON\r
+            Register Mode: RegComb\r
+            CaSense Mode: NEITHER\r
+            Treat as pin: False\r
+            Is OE Registered: False\r
+            Uses Analog: False\r
+            Can contain Digital: True\r
+            Is SIO: False\r
+            SIO Output Buf: NONREGULATED\r
+            SIO Input Buf: SINGLE_ENDED\r
+            SIO HiFreq: LOW\r
+            SIO Hyst: DISABLED\r
+            SIO Vtrip: MULTIPLIER_0_5\r
+            SIO RefSel: VCC_IO\r
+            Required Capabilitites: DIGITAL\r
+            Initial Value: 1\r
+            IO Voltage: 0\r
+        PORT MAP (\r
+            pa_out => SD_PULLUP(3)__PA ,\r
+            pad => SD_PULLUP(3)_PAD );\r
+        Properties:\r
+        {\r
+        }\r
+\r
+    Pin : Name = SD_PULLUP(4)\r
+        Attributes:\r
+            In Group/Port: True\r
+            In Sync Option: SYNC\r
+            Out Sync Option: AUTO\r
+            Interrupt generated: False\r
+            Interrupt mode: NONE\r
+            Drive mode: RES_PULL_UP\r
+            VTrip: CMOS\r
+            Slew: FAST\r
+            Input Sync needed: True\r
+            Output Sync needed: False\r
+            SC shield enabled: False\r
+            POR State: ANY\r
+            LCD Mode: COMMON\r
+            Register Mode: RegComb\r
+            CaSense Mode: NEITHER\r
+            Treat as pin: False\r
+            Is OE Registered: False\r
+            Uses Analog: False\r
+            Can contain Digital: True\r
+            Is SIO: False\r
+            SIO Output Buf: NONREGULATED\r
+            SIO Input Buf: SINGLE_ENDED\r
+            SIO HiFreq: LOW\r
+            SIO Hyst: DISABLED\r
+            SIO Vtrip: MULTIPLIER_0_5\r
+            SIO RefSel: VCC_IO\r
+            Required Capabilitites: DIGITAL\r
+            Initial Value: 1\r
+            IO Voltage: 0\r
+        PORT MAP (\r
+            pa_out => SD_PULLUP(4)__PA ,\r
+            pad => SD_PULLUP(4)_PAD );\r
+        Properties:\r
+        {\r
+        }\r
+\r
     Pin : Name = \USBFS:Dm(0)\\r
         Attributes:\r
             In Group/Port: True\r
@@ -1095,7 +1295,7 @@ Resource Type                 : Used : Free :  Max :  % Used
 ============================================================\r
 Digital clock dividers        :    0 :    8 :    8 :   0.00%\r
 Analog clock dividers         :    0 :    4 :    4 :   0.00%\r
-Pins                          :   23 :   49 :   72 :  31.94%\r
+Pins                          :   28 :   44 :   72 :  38.89%\r
 UDB Macrocells                :    0 :  192 :  192 :   0.00%\r
 UDB Unique Pterms             :    0 :  384 :  384 :   0.00%\r
 UDB Datapath Cells            :    0 :   24 :   24 :   0.00%\r
@@ -1114,7 +1314,7 @@ EMIF Fixed Blocks             :    0 :    1 :    1 :   0.00%
 LPF Fixed Blocks              :    0 :    2 :    2 :   0.00%\r
 SAR Fixed Blocks              :    0 :    1 :    1 :   0.00%\r
 </CYPRESSTAG>\r
-Technology Mapping: Elapsed time ==> 0s.016ms\r
+Technology Mapping: Elapsed time ==> 0s.015ms\r
 Tech mapping phase: Elapsed time ==> 0s.281ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Analog Placement">\r
@@ -1137,10 +1337,15 @@ IO_7@[IOP=(4)][IoId=(7)] : SCSI_Out_DBx(4) (fixed)
 IO_6@[IOP=(4)][IoId=(6)] : SCSI_Out_DBx(5) (fixed)\r
 IO_5@[IOP=(4)][IoId=(5)] : SCSI_Out_DBx(6) (fixed)\r
 IO_4@[IOP=(4)][IoId=(4)] : SCSI_Out_DBx(7) (fixed)\r
+IO_1@[IOP=(3)][IoId=(1)] : SD_PULLUP(0) (fixed)\r
+IO_2@[IOP=(3)][IoId=(2)] : SD_PULLUP(1) (fixed)\r
+IO_3@[IOP=(3)][IoId=(3)] : SD_PULLUP(2) (fixed)\r
+IO_4@[IOP=(3)][IoId=(4)] : SD_PULLUP(3) (fixed)\r
+IO_5@[IOP=(3)][IoId=(5)] : SD_PULLUP(4) (fixed)\r
 IO_7@[IOP=(15)][IoId=(7)] : \USBFS:Dm(0)\ (fixed)\r
 IO_6@[IOP=(15)][IoId=(6)] : \USBFS:Dp(0)\ (fixed)\r
 USB[0]@[FFB(USB,0)] : \USBFS:USB\\r
-Analog Placement phase: Elapsed time ==> 0s.093ms\r
+Analog Placement phase: Elapsed time ==> 0s.109ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Analog Routing">\r
 Analog Routing phase: Elapsed time ==> 0s.000ms\r
@@ -1158,12 +1363,12 @@ Dump of CyP35AnalogRoutingResultsDB
 IsVddaHalfUsedForComp = False\r
 IsVddaHalfUsedForSar0 = False\r
 IsVddaHalfUsedForSar1 = False\r
-Analog Code Generation phase: Elapsed time ==> 0s.984ms\r
+Analog Code Generation phase: Elapsed time ==> 1s.031ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Digital Placement">\r
 <CYPRESSTAG name="Detailed placement messages">\r
 I2659: No Constrained paths were found. The placer will run in non-timing driven mode.\r
-I2076: Total run-time: 1.3 sec.\r
+I2076: Total run-time: 1.6 sec.\r
 \r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="PLD Packing">\r
@@ -1177,7 +1382,7 @@ PLD Packing: Elapsed time ==> 0s.000ms
 Initial Partitioning Summary not displayed at this verbose level.</CYPRESSTAG>\r
 <CYPRESSTAG name="Final Partitioning Summary">\r
 Final Partitioning Summary not displayed at this verbose level.</CYPRESSTAG>\r
-Partitioning: Elapsed time ==> 0s.063ms\r
+Partitioning: Elapsed time ==> 0s.077ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Simulated Annealing">\r
 Annealing: Elapsed time ==> 0s.000ms\r
@@ -1605,7 +1810,202 @@ Pin : Name = SCSI_Out(2)
 \r
 Port 1 is empty\r
 Port 2 is empty\r
-Port 3 is empty\r
+Port 3 contains the following IO cells:\r
+[IoId=1]: \r
+Pin : Name = SD_PULLUP(0)\r
+    Attributes:\r
+        In Group/Port: True\r
+        In Sync Option: SYNC\r
+        Out Sync Option: AUTO\r
+        Interrupt generated: False\r
+        Interrupt mode: NONE\r
+        Drive mode: RES_PULL_UP\r
+        VTrip: CMOS\r
+        Slew: FAST\r
+        Input Sync needed: True\r
+        Output Sync needed: False\r
+        SC shield enabled: False\r
+        POR State: ANY\r
+        LCD Mode: COMMON\r
+        Register Mode: RegComb\r
+        CaSense Mode: NEITHER\r
+        Treat as pin: False\r
+        Is OE Registered: False\r
+        Uses Analog: False\r
+        Can contain Digital: True\r
+        Is SIO: False\r
+        SIO Output Buf: NONREGULATED\r
+        SIO Input Buf: SINGLE_ENDED\r
+        SIO HiFreq: LOW\r
+        SIO Hyst: DISABLED\r
+        SIO Vtrip: MULTIPLIER_0_5\r
+        SIO RefSel: VCC_IO\r
+        Required Capabilitites: DIGITAL\r
+        Initial Value: 1\r
+        IO Voltage: 3.3\r
+    PORT MAP (\r
+        pa_out => SD_PULLUP(0)__PA ,\r
+        pad => SD_PULLUP(0)_PAD );\r
+    Properties:\r
+    {\r
+    }\r
+\r
+[IoId=2]: \r
+Pin : Name = SD_PULLUP(1)\r
+    Attributes:\r
+        In Group/Port: True\r
+        In Sync Option: SYNC\r
+        Out Sync Option: AUTO\r
+        Interrupt generated: False\r
+        Interrupt mode: NONE\r
+        Drive mode: RES_PULL_UP\r
+        VTrip: CMOS\r
+        Slew: FAST\r
+        Input Sync needed: True\r
+        Output Sync needed: False\r
+        SC shield enabled: False\r
+        POR State: ANY\r
+        LCD Mode: COMMON\r
+        Register Mode: RegComb\r
+        CaSense Mode: NEITHER\r
+        Treat as pin: False\r
+        Is OE Registered: False\r
+        Uses Analog: False\r
+        Can contain Digital: True\r
+        Is SIO: False\r
+        SIO Output Buf: NONREGULATED\r
+        SIO Input Buf: SINGLE_ENDED\r
+        SIO HiFreq: LOW\r
+        SIO Hyst: DISABLED\r
+        SIO Vtrip: MULTIPLIER_0_5\r
+        SIO RefSel: VCC_IO\r
+        Required Capabilitites: DIGITAL\r
+        Initial Value: 1\r
+        IO Voltage: 0\r
+    PORT MAP (\r
+        pa_out => SD_PULLUP(1)__PA ,\r
+        pad => SD_PULLUP(1)_PAD );\r
+    Properties:\r
+    {\r
+    }\r
+\r
+[IoId=3]: \r
+Pin : Name = SD_PULLUP(2)\r
+    Attributes:\r
+        In Group/Port: True\r
+        In Sync Option: SYNC\r
+        Out Sync Option: AUTO\r
+        Interrupt generated: False\r
+        Interrupt mode: NONE\r
+        Drive mode: RES_PULL_UP\r
+        VTrip: CMOS\r
+        Slew: FAST\r
+        Input Sync needed: True\r
+        Output Sync needed: False\r
+        SC shield enabled: False\r
+        POR State: ANY\r
+        LCD Mode: COMMON\r
+        Register Mode: RegComb\r
+        CaSense Mode: NEITHER\r
+        Treat as pin: False\r
+        Is OE Registered: False\r
+        Uses Analog: False\r
+        Can contain Digital: True\r
+        Is SIO: False\r
+        SIO Output Buf: NONREGULATED\r
+        SIO Input Buf: SINGLE_ENDED\r
+        SIO HiFreq: LOW\r
+        SIO Hyst: DISABLED\r
+        SIO Vtrip: MULTIPLIER_0_5\r
+        SIO RefSel: VCC_IO\r
+        Required Capabilitites: DIGITAL\r
+        Initial Value: 1\r
+        IO Voltage: 0\r
+    PORT MAP (\r
+        pa_out => SD_PULLUP(2)__PA ,\r
+        pad => SD_PULLUP(2)_PAD );\r
+    Properties:\r
+    {\r
+    }\r
+\r
+[IoId=4]: \r
+Pin : Name = SD_PULLUP(3)\r
+    Attributes:\r
+        In Group/Port: True\r
+        In Sync Option: SYNC\r
+        Out Sync Option: AUTO\r
+        Interrupt generated: False\r
+        Interrupt mode: NONE\r
+        Drive mode: RES_PULL_UP\r
+        VTrip: CMOS\r
+        Slew: FAST\r
+        Input Sync needed: True\r
+        Output Sync needed: False\r
+        SC shield enabled: False\r
+        POR State: ANY\r
+        LCD Mode: COMMON\r
+        Register Mode: RegComb\r
+        CaSense Mode: NEITHER\r
+        Treat as pin: False\r
+        Is OE Registered: False\r
+        Uses Analog: False\r
+        Can contain Digital: True\r
+        Is SIO: False\r
+        SIO Output Buf: NONREGULATED\r
+        SIO Input Buf: SINGLE_ENDED\r
+        SIO HiFreq: LOW\r
+        SIO Hyst: DISABLED\r
+        SIO Vtrip: MULTIPLIER_0_5\r
+        SIO RefSel: VCC_IO\r
+        Required Capabilitites: DIGITAL\r
+        Initial Value: 1\r
+        IO Voltage: 0\r
+    PORT MAP (\r
+        pa_out => SD_PULLUP(3)__PA ,\r
+        pad => SD_PULLUP(3)_PAD );\r
+    Properties:\r
+    {\r
+    }\r
+\r
+[IoId=5]: \r
+Pin : Name = SD_PULLUP(4)\r
+    Attributes:\r
+        In Group/Port: True\r
+        In Sync Option: SYNC\r
+        Out Sync Option: AUTO\r
+        Interrupt generated: False\r
+        Interrupt mode: NONE\r
+        Drive mode: RES_PULL_UP\r
+        VTrip: CMOS\r
+        Slew: FAST\r
+        Input Sync needed: True\r
+        Output Sync needed: False\r
+        SC shield enabled: False\r
+        POR State: ANY\r
+        LCD Mode: COMMON\r
+        Register Mode: RegComb\r
+        CaSense Mode: NEITHER\r
+        Treat as pin: False\r
+        Is OE Registered: False\r
+        Uses Analog: False\r
+        Can contain Digital: True\r
+        Is SIO: False\r
+        SIO Output Buf: NONREGULATED\r
+        SIO Input Buf: SINGLE_ENDED\r
+        SIO HiFreq: LOW\r
+        SIO Hyst: DISABLED\r
+        SIO Vtrip: MULTIPLIER_0_5\r
+        SIO RefSel: VCC_IO\r
+        Required Capabilitites: DIGITAL\r
+        Initial Value: 1\r
+        IO Voltage: 0\r
+    PORT MAP (\r
+        pa_out => SD_PULLUP(4)__PA ,\r
+        pad => SD_PULLUP(4)_PAD );\r
+    Properties:\r
+    {\r
+    }\r
+\r
 Port 4 contains the following IO cells:\r
 [IoId=2]: \r
 Pin : Name = SCSI_Out(1)\r
@@ -2239,6 +2639,12 @@ Port | Pin | Fixed |      Type |       Drive Mode |            Name | Connection
      |   5 |     * |      NONE |         CMOS_OUT |     SCSI_Out(4) | \r
      |   6 |     * |      NONE |         CMOS_OUT |     SCSI_Out(3) | \r
      |   7 |     * |      NONE |         CMOS_OUT |     SCSI_Out(2) | \r
+-----+-----+-------+-----------+------------------+-----------------+-------------------------\r
+   3 |   1 |     * |      NONE |      RES_PULL_UP |    SD_PULLUP(0) | \r
+     |   2 |     * |      NONE |      RES_PULL_UP |    SD_PULLUP(1) | \r
+     |   3 |     * |      NONE |      RES_PULL_UP |    SD_PULLUP(2) | \r
+     |   4 |     * |      NONE |      RES_PULL_UP |    SD_PULLUP(3) | \r
+     |   5 |     * |      NONE |      RES_PULL_UP |    SD_PULLUP(4) | \r
 -----+-----+-------+-----------+------------------+-----------------+-------------------------\r
    4 |   2 |     * |      NONE |         CMOS_OUT |     SCSI_Out(1) | \r
      |   3 |     * |      NONE |         CMOS_OUT |     SCSI_Out(0) | \r
@@ -2258,32 +2664,32 @@ Port | Pin | Fixed |      Type |       Drive Mode |            Name | Connection
 </CYPRESSTAG>\r
 </CYPRESSTAG>\r
 </CYPRESSTAG>\r
-Digital component placer commit/Report: Elapsed time ==> 0s.014ms\r
-Digital Placement phase: Elapsed time ==> 2s.140ms\r
+Digital component placer commit/Report: Elapsed time ==> 0s.017ms\r
+Digital Placement phase: Elapsed time ==> 2s.641ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Digital Routing">\r
 Routing successful.\r
-Digital Routing phase: Elapsed time ==> 2s.955ms\r
+Digital Routing phase: Elapsed time ==> 3s.404ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Bitstream and API generation">\r
-Bitstream and API generation phase: Elapsed time ==> 0s.732ms\r
+Bitstream and API generation phase: Elapsed time ==> 0s.796ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Bitstream verification">\r
-Bitstream verification phase: Elapsed time ==> 0s.127ms\r
+Bitstream verification phase: Elapsed time ==> 0s.171ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Static timing analysis">\r
 Timing report is in USB_Bootloader_timing.html.\r
-Static timing analysis phase: Elapsed time ==> 0s.638ms\r
+Static timing analysis phase: Elapsed time ==> 0s.812ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Data reporting">\r
 Data reporting phase: Elapsed time ==> 0s.000ms\r
 </CYPRESSTAG>\r
 <CYPRESSTAG name="Database update...">\r
-Design database save phase: Elapsed time ==> 0s.609ms\r
+Design database save phase: Elapsed time ==> 0s.406ms\r
 </CYPRESSTAG>\r
-cydsfit: Elapsed time ==> 8s.672ms\r
+cydsfit: Elapsed time ==> 9s.781ms\r
 </CYPRESSTAG>\r
-Fitter phase: Elapsed time ==> 8s.750ms\r
-API generation phase: Elapsed time ==> 3s.081ms\r
+Fitter phase: Elapsed time ==> 9s.859ms\r
+API generation phase: Elapsed time ==> 4s.706ms\r
 Dependency generation phase: Elapsed time ==> 0s.028ms\r
-Cleanup phase: Elapsed time ==> 0s.031ms\r
+Cleanup phase: Elapsed time ==> 0s.063ms\r