Merge PCB updates
[SCSI2SD.git] / software / SCSI2SD / v4 / SCSI2SD.cydsn / Generated_Source / PSoC5 / EXTLED.h
1 /*******************************************************************************
2 * File Name: EXTLED.h  
3 * Version 1.90
4 *
5 * Description:
6 *  This file containts Control Register function prototypes and register defines
7 *
8 * Note:
9 *
10 ********************************************************************************
11 * Copyright 2008-2012, Cypress Semiconductor Corporation.  All rights reserved.
12 * You may use this file only in accordance with the license, terms, conditions, 
13 * disclaimers, and limitations in the end user license agreement accompanying 
14 * the software package with which this file was provided.
15 *******************************************************************************/
16
17 #if !defined(CY_PINS_EXTLED_H) /* Pins EXTLED_H */
18 #define CY_PINS_EXTLED_H
19
20 #include "cytypes.h"
21 #include "cyfitter.h"
22 #include "cypins.h"
23 #include "EXTLED_aliases.h"
24
25 /* Check to see if required defines such as CY_PSOC5A are available */
26 /* They are defined starting with cy_boot v3.0 */
27 #if !defined (CY_PSOC5A)
28     #error Component cy_pins_v1_90 requires cy_boot v3.0 or later
29 #endif /* (CY_PSOC5A) */
30
31 /* APIs are not generated for P15[7:6] */
32 #if !(CY_PSOC5A &&\
33          EXTLED__PORT == 15 && ((EXTLED__MASK & 0xC0) != 0))
34
35
36 /***************************************
37 *        Function Prototypes             
38 ***************************************/    
39
40 void    EXTLED_Write(uint8 value) ;
41 void    EXTLED_SetDriveMode(uint8 mode) ;
42 uint8   EXTLED_ReadDataReg(void) ;
43 uint8   EXTLED_Read(void) ;
44 uint8   EXTLED_ClearInterrupt(void) ;
45
46
47 /***************************************
48 *           API Constants        
49 ***************************************/
50
51 /* Drive Modes */
52 #define EXTLED_DM_ALG_HIZ         PIN_DM_ALG_HIZ
53 #define EXTLED_DM_DIG_HIZ         PIN_DM_DIG_HIZ
54 #define EXTLED_DM_RES_UP          PIN_DM_RES_UP
55 #define EXTLED_DM_RES_DWN         PIN_DM_RES_DWN
56 #define EXTLED_DM_OD_LO           PIN_DM_OD_LO
57 #define EXTLED_DM_OD_HI           PIN_DM_OD_HI
58 #define EXTLED_DM_STRONG          PIN_DM_STRONG
59 #define EXTLED_DM_RES_UPDWN       PIN_DM_RES_UPDWN
60
61 /* Digital Port Constants */
62 #define EXTLED_MASK               EXTLED__MASK
63 #define EXTLED_SHIFT              EXTLED__SHIFT
64 #define EXTLED_WIDTH              1u
65
66
67 /***************************************
68 *             Registers        
69 ***************************************/
70
71 /* Main Port Registers */
72 /* Pin State */
73 #define EXTLED_PS                     (* (reg8 *) EXTLED__PS)
74 /* Data Register */
75 #define EXTLED_DR                     (* (reg8 *) EXTLED__DR)
76 /* Port Number */
77 #define EXTLED_PRT_NUM                (* (reg8 *) EXTLED__PRT) 
78 /* Connect to Analog Globals */                                                  
79 #define EXTLED_AG                     (* (reg8 *) EXTLED__AG)                       
80 /* Analog MUX bux enable */
81 #define EXTLED_AMUX                   (* (reg8 *) EXTLED__AMUX) 
82 /* Bidirectional Enable */                                                        
83 #define EXTLED_BIE                    (* (reg8 *) EXTLED__BIE)
84 /* Bit-mask for Aliased Register Access */
85 #define EXTLED_BIT_MASK               (* (reg8 *) EXTLED__BIT_MASK)
86 /* Bypass Enable */
87 #define EXTLED_BYP                    (* (reg8 *) EXTLED__BYP)
88 /* Port wide control signals */                                                   
89 #define EXTLED_CTL                    (* (reg8 *) EXTLED__CTL)
90 /* Drive Modes */
91 #define EXTLED_DM0                    (* (reg8 *) EXTLED__DM0) 
92 #define EXTLED_DM1                    (* (reg8 *) EXTLED__DM1)
93 #define EXTLED_DM2                    (* (reg8 *) EXTLED__DM2) 
94 /* Input Buffer Disable Override */
95 #define EXTLED_INP_DIS                (* (reg8 *) EXTLED__INP_DIS)
96 /* LCD Common or Segment Drive */
97 #define EXTLED_LCD_COM_SEG            (* (reg8 *) EXTLED__LCD_COM_SEG)
98 /* Enable Segment LCD */
99 #define EXTLED_LCD_EN                 (* (reg8 *) EXTLED__LCD_EN)
100 /* Slew Rate Control */
101 #define EXTLED_SLW                    (* (reg8 *) EXTLED__SLW)
102
103 /* DSI Port Registers */
104 /* Global DSI Select Register */
105 #define EXTLED_PRTDSI__CAPS_SEL       (* (reg8 *) EXTLED__PRTDSI__CAPS_SEL) 
106 /* Double Sync Enable */
107 #define EXTLED_PRTDSI__DBL_SYNC_IN    (* (reg8 *) EXTLED__PRTDSI__DBL_SYNC_IN) 
108 /* Output Enable Select Drive Strength */
109 #define EXTLED_PRTDSI__OE_SEL0        (* (reg8 *) EXTLED__PRTDSI__OE_SEL0) 
110 #define EXTLED_PRTDSI__OE_SEL1        (* (reg8 *) EXTLED__PRTDSI__OE_SEL1) 
111 /* Port Pin Output Select Registers */
112 #define EXTLED_PRTDSI__OUT_SEL0       (* (reg8 *) EXTLED__PRTDSI__OUT_SEL0) 
113 #define EXTLED_PRTDSI__OUT_SEL1       (* (reg8 *) EXTLED__PRTDSI__OUT_SEL1) 
114 /* Sync Output Enable Registers */
115 #define EXTLED_PRTDSI__SYNC_OUT       (* (reg8 *) EXTLED__PRTDSI__SYNC_OUT) 
116
117
118 #if defined(EXTLED__INTSTAT)  /* Interrupt Registers */
119
120     #define EXTLED_INTSTAT                (* (reg8 *) EXTLED__INTSTAT)
121     #define EXTLED_SNAP                   (* (reg8 *) EXTLED__SNAP)
122
123 #endif /* Interrupt Registers */
124
125 #endif /* CY_PSOC5A... */
126
127 #endif /*  CY_PINS_EXTLED_H */
128
129
130 /* [] END OF FILE */