compile fixups
[SCSI2SD.git] / software / SCSI2SD / v4 / SCSI2SD.cydsn / Generated_Source / PSoC5 / SD_MISO.h
1 /*******************************************************************************\r
2 * File Name: SD_MISO.h  \r
3 * Version 2.10\r
4 *\r
5 * Description:\r
6 *  This file containts Control Register function prototypes and register defines\r
7 *\r
8 * Note:\r
9 *\r
10 ********************************************************************************\r
11 * Copyright 2008-2014, Cypress Semiconductor Corporation.  All rights reserved.\r
12 * You may use this file only in accordance with the license, terms, conditions, \r
13 * disclaimers, and limitations in the end user license agreement accompanying \r
14 * the software package with which this file was provided.\r
15 *******************************************************************************/\r
16 \r
17 #if !defined(CY_PINS_SD_MISO_H) /* Pins SD_MISO_H */\r
18 #define CY_PINS_SD_MISO_H\r
19 \r
20 #include "cytypes.h"\r
21 #include "cyfitter.h"\r
22 #include "cypins.h"\r
23 #include "SD_MISO_aliases.h"\r
24 \r
25 /* Check to see if required defines such as CY_PSOC5A are available */\r
26 /* They are defined starting with cy_boot v3.0 */\r
27 #if !defined (CY_PSOC5A)\r
28     #error Component cy_pins_v2_10 requires cy_boot v3.0 or later\r
29 #endif /* (CY_PSOC5A) */\r
30 \r
31 /* APIs are not generated for P15[7:6] */\r
32 #if !(CY_PSOC5A &&\\r
33          SD_MISO__PORT == 15 && ((SD_MISO__MASK & 0xC0) != 0))\r
34 \r
35 \r
36 /***************************************\r
37 *        Function Prototypes             \r
38 ***************************************/    \r
39 \r
40 void    SD_MISO_Write(uint8 value) ;\r
41 void    SD_MISO_SetDriveMode(uint8 mode) ;\r
42 uint8   SD_MISO_ReadDataReg(void) ;\r
43 uint8   SD_MISO_Read(void) ;\r
44 uint8   SD_MISO_ClearInterrupt(void) ;\r
45 \r
46 \r
47 /***************************************\r
48 *           API Constants        \r
49 ***************************************/\r
50 \r
51 /* Drive Modes */\r
52 #define SD_MISO_DM_ALG_HIZ         PIN_DM_ALG_HIZ\r
53 #define SD_MISO_DM_DIG_HIZ         PIN_DM_DIG_HIZ\r
54 #define SD_MISO_DM_RES_UP          PIN_DM_RES_UP\r
55 #define SD_MISO_DM_RES_DWN         PIN_DM_RES_DWN\r
56 #define SD_MISO_DM_OD_LO           PIN_DM_OD_LO\r
57 #define SD_MISO_DM_OD_HI           PIN_DM_OD_HI\r
58 #define SD_MISO_DM_STRONG          PIN_DM_STRONG\r
59 #define SD_MISO_DM_RES_UPDWN       PIN_DM_RES_UPDWN\r
60 \r
61 /* Digital Port Constants */\r
62 #define SD_MISO_MASK               SD_MISO__MASK\r
63 #define SD_MISO_SHIFT              SD_MISO__SHIFT\r
64 #define SD_MISO_WIDTH              1u\r
65 \r
66 \r
67 /***************************************\r
68 *             Registers        \r
69 ***************************************/\r
70 \r
71 /* Main Port Registers */\r
72 /* Pin State */\r
73 #define SD_MISO_PS                     (* (reg8 *) SD_MISO__PS)\r
74 /* Data Register */\r
75 #define SD_MISO_DR                     (* (reg8 *) SD_MISO__DR)\r
76 /* Port Number */\r
77 #define SD_MISO_PRT_NUM                (* (reg8 *) SD_MISO__PRT) \r
78 /* Connect to Analog Globals */                                                  \r
79 #define SD_MISO_AG                     (* (reg8 *) SD_MISO__AG)                       \r
80 /* Analog MUX bux enable */\r
81 #define SD_MISO_AMUX                   (* (reg8 *) SD_MISO__AMUX) \r
82 /* Bidirectional Enable */                                                        \r
83 #define SD_MISO_BIE                    (* (reg8 *) SD_MISO__BIE)\r
84 /* Bit-mask for Aliased Register Access */\r
85 #define SD_MISO_BIT_MASK               (* (reg8 *) SD_MISO__BIT_MASK)\r
86 /* Bypass Enable */\r
87 #define SD_MISO_BYP                    (* (reg8 *) SD_MISO__BYP)\r
88 /* Port wide control signals */                                                   \r
89 #define SD_MISO_CTL                    (* (reg8 *) SD_MISO__CTL)\r
90 /* Drive Modes */\r
91 #define SD_MISO_DM0                    (* (reg8 *) SD_MISO__DM0) \r
92 #define SD_MISO_DM1                    (* (reg8 *) SD_MISO__DM1)\r
93 #define SD_MISO_DM2                    (* (reg8 *) SD_MISO__DM2) \r
94 /* Input Buffer Disable Override */\r
95 #define SD_MISO_INP_DIS                (* (reg8 *) SD_MISO__INP_DIS)\r
96 /* LCD Common or Segment Drive */\r
97 #define SD_MISO_LCD_COM_SEG            (* (reg8 *) SD_MISO__LCD_COM_SEG)\r
98 /* Enable Segment LCD */\r
99 #define SD_MISO_LCD_EN                 (* (reg8 *) SD_MISO__LCD_EN)\r
100 /* Slew Rate Control */\r
101 #define SD_MISO_SLW                    (* (reg8 *) SD_MISO__SLW)\r
102 \r
103 /* DSI Port Registers */\r
104 /* Global DSI Select Register */\r
105 #define SD_MISO_PRTDSI__CAPS_SEL       (* (reg8 *) SD_MISO__PRTDSI__CAPS_SEL) \r
106 /* Double Sync Enable */\r
107 #define SD_MISO_PRTDSI__DBL_SYNC_IN    (* (reg8 *) SD_MISO__PRTDSI__DBL_SYNC_IN) \r
108 /* Output Enable Select Drive Strength */\r
109 #define SD_MISO_PRTDSI__OE_SEL0        (* (reg8 *) SD_MISO__PRTDSI__OE_SEL0) \r
110 #define SD_MISO_PRTDSI__OE_SEL1        (* (reg8 *) SD_MISO__PRTDSI__OE_SEL1) \r
111 /* Port Pin Output Select Registers */\r
112 #define SD_MISO_PRTDSI__OUT_SEL0       (* (reg8 *) SD_MISO__PRTDSI__OUT_SEL0) \r
113 #define SD_MISO_PRTDSI__OUT_SEL1       (* (reg8 *) SD_MISO__PRTDSI__OUT_SEL1) \r
114 /* Sync Output Enable Registers */\r
115 #define SD_MISO_PRTDSI__SYNC_OUT       (* (reg8 *) SD_MISO__PRTDSI__SYNC_OUT) \r
116 \r
117 \r
118 #if defined(SD_MISO__INTSTAT)  /* Interrupt Registers */\r
119 \r
120     #define SD_MISO_INTSTAT                (* (reg8 *) SD_MISO__INTSTAT)\r
121     #define SD_MISO_SNAP                   (* (reg8 *) SD_MISO__SNAP)\r
122 \r
123 #endif /* Interrupt Registers */\r
124 \r
125 #endif /* CY_PSOC5A... */\r
126 \r
127 #endif /*  CY_PINS_SD_MISO_H */\r
128 \r
129 \r
130 /* [] END OF FILE */\r