Merge PCB updates
[SCSI2SD.git] / software / SCSI2SD / v4 / SCSI2SD.cydsn / Generated_Source / PSoC5 / core_cm3_psoc5.h
1 /*******************************************************************************
2 * File Name: core_cm3_psoc5.h
3 * Version 4.0
4 *
5 *  Description:
6 *   Provides important type information for the PSoC5.  This includes types
7 *   necessary for core_cm3.h.
8 *
9 *  Note:
10 *   Documentation of the API's in this file is located in the
11 *   System Reference Guide provided with PSoC Creator.
12 *
13 ********************************************************************************
14 * Copyright 2008-2013, Cypress Semiconductor Corporation.  All rights reserved.
15 * You may use this file only in accordance with the license, terms, conditions,
16 * disclaimers, and limitations in the end user license agreement accompanying
17 * the software package with which this file was provided.
18 ********************************************************************************/
19
20
21 #if !defined(__CORE_CM3_PSOC5_H__)
22 #define __CORE_CM3_PSOC5_H__
23
24 /** Interrupt Number Definition */
25 typedef enum IRQn
26 {
27 /******  Cortex-M3 Processor Exceptions Numbers ***************************************************/
28   NonMaskableInt_IRQn   = -14,              /*!< 2 Non Maskable Interrupt                         */
29   HardFault_IRQn        = -13,              /*!< 3 Cortex-M3 Hard Fault Interrupt                 */
30   MemoryManagement_IRQn = -12,              /*!< 4 Cortex-M3 Memory Management Interrupt          */
31   BusFault_IRQn         = -11,              /*!< 5 Cortex-M3 Bus Fault Interrupt                  */
32   UsageFault_IRQn       = -10,              /*!< 6 Cortex-M3 Usage Fault Interrupt                */
33   SVCall_IRQn           = -5,               /*!< 11 Cortex-M3 SV Call Interrupt                   */
34   DebugMonitor_IRQn     = -4,               /*!< 12 Cortex-M3 Debug Monitor Interrupt             */
35   PendSV_IRQn           = -2,               /*!< 14 Cortex-M3 Pend SV Interrupt                   */
36   SysTick_IRQn          = -1                /*!< 15 Cortex-M3 System Tick Interrupt               */
37 /******  PSoC5 Peripheral Interrupt Numbers *******************************************************/
38   /* Not relevant.  All peripheral interrupts are defined by the user */
39 } IRQn_Type;
40
41 #include <cytypes.h>
42
43 #define __CHECK_DEVICE_DEFINES
44
45 #define __CM3_REV                 0x0201
46
47 #define __MPU_PRESENT             0
48 #define __NVIC_PRIO_BITS          3
49 #define __Vendor_SysTickConfig    0
50
51 #include <core_cm3.h>
52
53
54 #endif /* __CORE_CM3_PSOC5_H__ */