Added support for v4.2 boards
[SCSI2SD.git] / software / SCSI2SD / v4 / SCSI2SD.cydsn / Generated_Source / PSoC5 / cydevice.h
1 /*******************************************************************************
2 * FILENAME: cydevice.h
3 * OBSOLETE: Do not use this file. Use the _trm version instead.
4 * PSoC Creator 3.0 Component Pack 7
5 *
6 * DESCRIPTION:
7 * This file provides all of the address values for the entire PSoC device.
8 * This file is automatically generated by PSoC Creator.
9 *
10 ********************************************************************************
11 * Copyright 2008-2013, Cypress Semiconductor Corporation.  All rights reserved.
12 * You may use this file only in accordance with the license, terms, conditions, 
13 * disclaimers, and limitations in the end user license agreement accompanying 
14 * the software package with which this file was provided.
15 ********************************************************************************/
16
17 #if !defined(CYDEVICE_H)
18 #define CYDEVICE_H
19 #define CYDEV_FLASH_BASE 0x00000000u
20 #define CYDEV_FLASH_SIZE 0x00020000u
21 #define CYDEV_FLASH_DATA_MBASE 0x00000000u
22 #define CYDEV_FLASH_DATA_MSIZE 0x00020000u
23 #define CYDEV_SRAM_BASE 0x1fffc000u
24 #define CYDEV_SRAM_SIZE 0x00008000u
25 #define CYDEV_SRAM_CODE64K_MBASE 0x1fff8000u
26 #define CYDEV_SRAM_CODE64K_MSIZE 0x00004000u
27 #define CYDEV_SRAM_CODE32K_MBASE 0x1fffc000u
28 #define CYDEV_SRAM_CODE32K_MSIZE 0x00002000u
29 #define CYDEV_SRAM_CODE16K_MBASE 0x1fffe000u
30 #define CYDEV_SRAM_CODE16K_MSIZE 0x00001000u
31 #define CYDEV_SRAM_CODE_MBASE 0x1fffc000u
32 #define CYDEV_SRAM_CODE_MSIZE 0x00004000u
33 #define CYDEV_SRAM_DATA_MBASE 0x20000000u
34 #define CYDEV_SRAM_DATA_MSIZE 0x00004000u
35 #define CYDEV_SRAM_DATA16K_MBASE 0x20001000u
36 #define CYDEV_SRAM_DATA16K_MSIZE 0x00001000u
37 #define CYDEV_SRAM_DATA32K_MBASE 0x20002000u
38 #define CYDEV_SRAM_DATA32K_MSIZE 0x00002000u
39 #define CYDEV_SRAM_DATA64K_MBASE 0x20004000u
40 #define CYDEV_SRAM_DATA64K_MSIZE 0x00004000u
41 #define CYDEV_DMA_BASE 0x20008000u
42 #define CYDEV_DMA_SIZE 0x00008000u
43 #define CYDEV_DMA_SRAM64K_MBASE 0x20008000u
44 #define CYDEV_DMA_SRAM64K_MSIZE 0x00004000u
45 #define CYDEV_DMA_SRAM32K_MBASE 0x2000c000u
46 #define CYDEV_DMA_SRAM32K_MSIZE 0x00002000u
47 #define CYDEV_DMA_SRAM16K_MBASE 0x2000e000u
48 #define CYDEV_DMA_SRAM16K_MSIZE 0x00001000u
49 #define CYDEV_DMA_SRAM_MBASE 0x2000f000u
50 #define CYDEV_DMA_SRAM_MSIZE 0x00001000u
51 #define CYDEV_CLKDIST_BASE 0x40004000u
52 #define CYDEV_CLKDIST_SIZE 0x00000110u
53 #define CYDEV_CLKDIST_CR 0x40004000u
54 #define CYDEV_CLKDIST_LD 0x40004001u
55 #define CYDEV_CLKDIST_WRK0 0x40004002u
56 #define CYDEV_CLKDIST_WRK1 0x40004003u
57 #define CYDEV_CLKDIST_MSTR0 0x40004004u
58 #define CYDEV_CLKDIST_MSTR1 0x40004005u
59 #define CYDEV_CLKDIST_BCFG0 0x40004006u
60 #define CYDEV_CLKDIST_BCFG1 0x40004007u
61 #define CYDEV_CLKDIST_BCFG2 0x40004008u
62 #define CYDEV_CLKDIST_UCFG 0x40004009u
63 #define CYDEV_CLKDIST_DLY0 0x4000400au
64 #define CYDEV_CLKDIST_DLY1 0x4000400bu
65 #define CYDEV_CLKDIST_DMASK 0x40004010u
66 #define CYDEV_CLKDIST_AMASK 0x40004014u
67 #define CYDEV_CLKDIST_DCFG0_BASE 0x40004080u
68 #define CYDEV_CLKDIST_DCFG0_SIZE 0x00000003u
69 #define CYDEV_CLKDIST_DCFG0_CFG0 0x40004080u
70 #define CYDEV_CLKDIST_DCFG0_CFG1 0x40004081u
71 #define CYDEV_CLKDIST_DCFG0_CFG2 0x40004082u
72 #define CYDEV_CLKDIST_DCFG1_BASE 0x40004084u
73 #define CYDEV_CLKDIST_DCFG1_SIZE 0x00000003u
74 #define CYDEV_CLKDIST_DCFG1_CFG0 0x40004084u
75 #define CYDEV_CLKDIST_DCFG1_CFG1 0x40004085u
76 #define CYDEV_CLKDIST_DCFG1_CFG2 0x40004086u
77 #define CYDEV_CLKDIST_DCFG2_BASE 0x40004088u
78 #define CYDEV_CLKDIST_DCFG2_SIZE 0x00000003u
79 #define CYDEV_CLKDIST_DCFG2_CFG0 0x40004088u
80 #define CYDEV_CLKDIST_DCFG2_CFG1 0x40004089u
81 #define CYDEV_CLKDIST_DCFG2_CFG2 0x4000408au
82 #define CYDEV_CLKDIST_DCFG3_BASE 0x4000408cu
83 #define CYDEV_CLKDIST_DCFG3_SIZE 0x00000003u
84 #define CYDEV_CLKDIST_DCFG3_CFG0 0x4000408cu
85 #define CYDEV_CLKDIST_DCFG3_CFG1 0x4000408du
86 #define CYDEV_CLKDIST_DCFG3_CFG2 0x4000408eu
87 #define CYDEV_CLKDIST_DCFG4_BASE 0x40004090u
88 #define CYDEV_CLKDIST_DCFG4_SIZE 0x00000003u
89 #define CYDEV_CLKDIST_DCFG4_CFG0 0x40004090u
90 #define CYDEV_CLKDIST_DCFG4_CFG1 0x40004091u
91 #define CYDEV_CLKDIST_DCFG4_CFG2 0x40004092u
92 #define CYDEV_CLKDIST_DCFG5_BASE 0x40004094u
93 #define CYDEV_CLKDIST_DCFG5_SIZE 0x00000003u
94 #define CYDEV_CLKDIST_DCFG5_CFG0 0x40004094u
95 #define CYDEV_CLKDIST_DCFG5_CFG1 0x40004095u
96 #define CYDEV_CLKDIST_DCFG5_CFG2 0x40004096u
97 #define CYDEV_CLKDIST_DCFG6_BASE 0x40004098u
98 #define CYDEV_CLKDIST_DCFG6_SIZE 0x00000003u
99 #define CYDEV_CLKDIST_DCFG6_CFG0 0x40004098u
100 #define CYDEV_CLKDIST_DCFG6_CFG1 0x40004099u
101 #define CYDEV_CLKDIST_DCFG6_CFG2 0x4000409au
102 #define CYDEV_CLKDIST_DCFG7_BASE 0x4000409cu
103 #define CYDEV_CLKDIST_DCFG7_SIZE 0x00000003u
104 #define CYDEV_CLKDIST_DCFG7_CFG0 0x4000409cu
105 #define CYDEV_CLKDIST_DCFG7_CFG1 0x4000409du
106 #define CYDEV_CLKDIST_DCFG7_CFG2 0x4000409eu
107 #define CYDEV_CLKDIST_ACFG0_BASE 0x40004100u
108 #define CYDEV_CLKDIST_ACFG0_SIZE 0x00000004u
109 #define CYDEV_CLKDIST_ACFG0_CFG0 0x40004100u
110 #define CYDEV_CLKDIST_ACFG0_CFG1 0x40004101u
111 #define CYDEV_CLKDIST_ACFG0_CFG2 0x40004102u
112 #define CYDEV_CLKDIST_ACFG0_CFG3 0x40004103u
113 #define CYDEV_CLKDIST_ACFG1_BASE 0x40004104u
114 #define CYDEV_CLKDIST_ACFG1_SIZE 0x00000004u
115 #define CYDEV_CLKDIST_ACFG1_CFG0 0x40004104u
116 #define CYDEV_CLKDIST_ACFG1_CFG1 0x40004105u
117 #define CYDEV_CLKDIST_ACFG1_CFG2 0x40004106u
118 #define CYDEV_CLKDIST_ACFG1_CFG3 0x40004107u
119 #define CYDEV_CLKDIST_ACFG2_BASE 0x40004108u
120 #define CYDEV_CLKDIST_ACFG2_SIZE 0x00000004u
121 #define CYDEV_CLKDIST_ACFG2_CFG0 0x40004108u
122 #define CYDEV_CLKDIST_ACFG2_CFG1 0x40004109u
123 #define CYDEV_CLKDIST_ACFG2_CFG2 0x4000410au
124 #define CYDEV_CLKDIST_ACFG2_CFG3 0x4000410bu
125 #define CYDEV_CLKDIST_ACFG3_BASE 0x4000410cu
126 #define CYDEV_CLKDIST_ACFG3_SIZE 0x00000004u
127 #define CYDEV_CLKDIST_ACFG3_CFG0 0x4000410cu
128 #define CYDEV_CLKDIST_ACFG3_CFG1 0x4000410du
129 #define CYDEV_CLKDIST_ACFG3_CFG2 0x4000410eu
130 #define CYDEV_CLKDIST_ACFG3_CFG3 0x4000410fu
131 #define CYDEV_FASTCLK_BASE 0x40004200u
132 #define CYDEV_FASTCLK_SIZE 0x00000026u
133 #define CYDEV_FASTCLK_IMO_BASE 0x40004200u
134 #define CYDEV_FASTCLK_IMO_SIZE 0x00000001u
135 #define CYDEV_FASTCLK_IMO_CR 0x40004200u
136 #define CYDEV_FASTCLK_XMHZ_BASE 0x40004210u
137 #define CYDEV_FASTCLK_XMHZ_SIZE 0x00000004u
138 #define CYDEV_FASTCLK_XMHZ_CSR 0x40004210u
139 #define CYDEV_FASTCLK_XMHZ_CFG0 0x40004212u
140 #define CYDEV_FASTCLK_XMHZ_CFG1 0x40004213u
141 #define CYDEV_FASTCLK_PLL_BASE 0x40004220u
142 #define CYDEV_FASTCLK_PLL_SIZE 0x00000006u
143 #define CYDEV_FASTCLK_PLL_CFG0 0x40004220u
144 #define CYDEV_FASTCLK_PLL_CFG1 0x40004221u
145 #define CYDEV_FASTCLK_PLL_P 0x40004222u
146 #define CYDEV_FASTCLK_PLL_Q 0x40004223u
147 #define CYDEV_FASTCLK_PLL_SR 0x40004225u
148 #define CYDEV_SLOWCLK_BASE 0x40004300u
149 #define CYDEV_SLOWCLK_SIZE 0x0000000bu
150 #define CYDEV_SLOWCLK_ILO_BASE 0x40004300u
151 #define CYDEV_SLOWCLK_ILO_SIZE 0x00000002u
152 #define CYDEV_SLOWCLK_ILO_CR0 0x40004300u
153 #define CYDEV_SLOWCLK_ILO_CR1 0x40004301u
154 #define CYDEV_SLOWCLK_X32_BASE 0x40004308u
155 #define CYDEV_SLOWCLK_X32_SIZE 0x00000003u
156 #define CYDEV_SLOWCLK_X32_CR 0x40004308u
157 #define CYDEV_SLOWCLK_X32_CFG 0x40004309u
158 #define CYDEV_SLOWCLK_X32_TST 0x4000430au
159 #define CYDEV_BOOST_BASE 0x40004320u
160 #define CYDEV_BOOST_SIZE 0x00000007u
161 #define CYDEV_BOOST_CR0 0x40004320u
162 #define CYDEV_BOOST_CR1 0x40004321u
163 #define CYDEV_BOOST_CR2 0x40004322u
164 #define CYDEV_BOOST_CR3 0x40004323u
165 #define CYDEV_BOOST_SR 0x40004324u
166 #define CYDEV_BOOST_CR4 0x40004325u
167 #define CYDEV_BOOST_SR2 0x40004326u
168 #define CYDEV_PWRSYS_BASE 0x40004330u
169 #define CYDEV_PWRSYS_SIZE 0x00000002u
170 #define CYDEV_PWRSYS_CR0 0x40004330u
171 #define CYDEV_PWRSYS_CR1 0x40004331u
172 #define CYDEV_PM_BASE 0x40004380u
173 #define CYDEV_PM_SIZE 0x00000057u
174 #define CYDEV_PM_TW_CFG0 0x40004380u
175 #define CYDEV_PM_TW_CFG1 0x40004381u
176 #define CYDEV_PM_TW_CFG2 0x40004382u
177 #define CYDEV_PM_WDT_CFG 0x40004383u
178 #define CYDEV_PM_WDT_CR 0x40004384u
179 #define CYDEV_PM_INT_SR 0x40004390u
180 #define CYDEV_PM_MODE_CFG0 0x40004391u
181 #define CYDEV_PM_MODE_CFG1 0x40004392u
182 #define CYDEV_PM_MODE_CSR 0x40004393u
183 #define CYDEV_PM_USB_CR0 0x40004394u
184 #define CYDEV_PM_WAKEUP_CFG0 0x40004398u
185 #define CYDEV_PM_WAKEUP_CFG1 0x40004399u
186 #define CYDEV_PM_WAKEUP_CFG2 0x4000439au
187 #define CYDEV_PM_ACT_BASE 0x400043a0u
188 #define CYDEV_PM_ACT_SIZE 0x0000000eu
189 #define CYDEV_PM_ACT_CFG0 0x400043a0u
190 #define CYDEV_PM_ACT_CFG1 0x400043a1u
191 #define CYDEV_PM_ACT_CFG2 0x400043a2u
192 #define CYDEV_PM_ACT_CFG3 0x400043a3u
193 #define CYDEV_PM_ACT_CFG4 0x400043a4u
194 #define CYDEV_PM_ACT_CFG5 0x400043a5u
195 #define CYDEV_PM_ACT_CFG6 0x400043a6u
196 #define CYDEV_PM_ACT_CFG7 0x400043a7u
197 #define CYDEV_PM_ACT_CFG8 0x400043a8u
198 #define CYDEV_PM_ACT_CFG9 0x400043a9u
199 #define CYDEV_PM_ACT_CFG10 0x400043aau
200 #define CYDEV_PM_ACT_CFG11 0x400043abu
201 #define CYDEV_PM_ACT_CFG12 0x400043acu
202 #define CYDEV_PM_ACT_CFG13 0x400043adu
203 #define CYDEV_PM_STBY_BASE 0x400043b0u
204 #define CYDEV_PM_STBY_SIZE 0x0000000eu
205 #define CYDEV_PM_STBY_CFG0 0x400043b0u
206 #define CYDEV_PM_STBY_CFG1 0x400043b1u
207 #define CYDEV_PM_STBY_CFG2 0x400043b2u
208 #define CYDEV_PM_STBY_CFG3 0x400043b3u
209 #define CYDEV_PM_STBY_CFG4 0x400043b4u
210 #define CYDEV_PM_STBY_CFG5 0x400043b5u
211 #define CYDEV_PM_STBY_CFG6 0x400043b6u
212 #define CYDEV_PM_STBY_CFG7 0x400043b7u
213 #define CYDEV_PM_STBY_CFG8 0x400043b8u
214 #define CYDEV_PM_STBY_CFG9 0x400043b9u
215 #define CYDEV_PM_STBY_CFG10 0x400043bau
216 #define CYDEV_PM_STBY_CFG11 0x400043bbu
217 #define CYDEV_PM_STBY_CFG12 0x400043bcu
218 #define CYDEV_PM_STBY_CFG13 0x400043bdu
219 #define CYDEV_PM_AVAIL_BASE 0x400043c0u
220 #define CYDEV_PM_AVAIL_SIZE 0x00000017u
221 #define CYDEV_PM_AVAIL_CR0 0x400043c0u
222 #define CYDEV_PM_AVAIL_CR1 0x400043c1u
223 #define CYDEV_PM_AVAIL_CR2 0x400043c2u
224 #define CYDEV_PM_AVAIL_CR3 0x400043c3u
225 #define CYDEV_PM_AVAIL_CR4 0x400043c4u
226 #define CYDEV_PM_AVAIL_CR5 0x400043c5u
227 #define CYDEV_PM_AVAIL_CR6 0x400043c6u
228 #define CYDEV_PM_AVAIL_SR0 0x400043d0u
229 #define CYDEV_PM_AVAIL_SR1 0x400043d1u
230 #define CYDEV_PM_AVAIL_SR2 0x400043d2u
231 #define CYDEV_PM_AVAIL_SR3 0x400043d3u
232 #define CYDEV_PM_AVAIL_SR4 0x400043d4u
233 #define CYDEV_PM_AVAIL_SR5 0x400043d5u
234 #define CYDEV_PM_AVAIL_SR6 0x400043d6u
235 #define CYDEV_PICU_BASE 0x40004500u
236 #define CYDEV_PICU_SIZE 0x000000b0u
237 #define CYDEV_PICU_INTTYPE_BASE 0x40004500u
238 #define CYDEV_PICU_INTTYPE_SIZE 0x00000080u
239 #define CYDEV_PICU_INTTYPE_PICU0_BASE 0x40004500u
240 #define CYDEV_PICU_INTTYPE_PICU0_SIZE 0x00000008u
241 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE0 0x40004500u
242 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE1 0x40004501u
243 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE2 0x40004502u
244 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE3 0x40004503u
245 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE4 0x40004504u
246 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE5 0x40004505u
247 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE6 0x40004506u
248 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE7 0x40004507u
249 #define CYDEV_PICU_INTTYPE_PICU1_BASE 0x40004508u
250 #define CYDEV_PICU_INTTYPE_PICU1_SIZE 0x00000008u
251 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE0 0x40004508u
252 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE1 0x40004509u
253 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE2 0x4000450au
254 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE3 0x4000450bu
255 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE4 0x4000450cu
256 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE5 0x4000450du
257 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE6 0x4000450eu
258 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE7 0x4000450fu
259 #define CYDEV_PICU_INTTYPE_PICU2_BASE 0x40004510u
260 #define CYDEV_PICU_INTTYPE_PICU2_SIZE 0x00000008u
261 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE0 0x40004510u
262 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE1 0x40004511u
263 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE2 0x40004512u
264 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE3 0x40004513u
265 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE4 0x40004514u
266 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE5 0x40004515u
267 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE6 0x40004516u
268 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE7 0x40004517u
269 #define CYDEV_PICU_INTTYPE_PICU3_BASE 0x40004518u
270 #define CYDEV_PICU_INTTYPE_PICU3_SIZE 0x00000008u
271 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE0 0x40004518u
272 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE1 0x40004519u
273 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE2 0x4000451au
274 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE3 0x4000451bu
275 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE4 0x4000451cu
276 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE5 0x4000451du
277 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE6 0x4000451eu
278 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE7 0x4000451fu
279 #define CYDEV_PICU_INTTYPE_PICU4_BASE 0x40004520u
280 #define CYDEV_PICU_INTTYPE_PICU4_SIZE 0x00000008u
281 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE0 0x40004520u
282 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE1 0x40004521u
283 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE2 0x40004522u
284 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE3 0x40004523u
285 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE4 0x40004524u
286 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE5 0x40004525u
287 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE6 0x40004526u
288 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE7 0x40004527u
289 #define CYDEV_PICU_INTTYPE_PICU5_BASE 0x40004528u
290 #define CYDEV_PICU_INTTYPE_PICU5_SIZE 0x00000008u
291 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE0 0x40004528u
292 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE1 0x40004529u
293 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE2 0x4000452au
294 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE3 0x4000452bu
295 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE4 0x4000452cu
296 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE5 0x4000452du
297 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE6 0x4000452eu
298 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE7 0x4000452fu
299 #define CYDEV_PICU_INTTYPE_PICU6_BASE 0x40004530u
300 #define CYDEV_PICU_INTTYPE_PICU6_SIZE 0x00000008u
301 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE0 0x40004530u
302 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE1 0x40004531u
303 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE2 0x40004532u
304 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE3 0x40004533u
305 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE4 0x40004534u
306 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE5 0x40004535u
307 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE6 0x40004536u
308 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE7 0x40004537u
309 #define CYDEV_PICU_INTTYPE_PICU12_BASE 0x40004560u
310 #define CYDEV_PICU_INTTYPE_PICU12_SIZE 0x00000008u
311 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE0 0x40004560u
312 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE1 0x40004561u
313 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE2 0x40004562u
314 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE3 0x40004563u
315 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE4 0x40004564u
316 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE5 0x40004565u
317 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE6 0x40004566u
318 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE7 0x40004567u
319 #define CYDEV_PICU_INTTYPE_PICU15_BASE 0x40004578u
320 #define CYDEV_PICU_INTTYPE_PICU15_SIZE 0x00000008u
321 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE0 0x40004578u
322 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE1 0x40004579u
323 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE2 0x4000457au
324 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE3 0x4000457bu
325 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE4 0x4000457cu
326 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE5 0x4000457du
327 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE6 0x4000457eu
328 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE7 0x4000457fu
329 #define CYDEV_PICU_STAT_BASE 0x40004580u
330 #define CYDEV_PICU_STAT_SIZE 0x00000010u
331 #define CYDEV_PICU_STAT_PICU0_BASE 0x40004580u
332 #define CYDEV_PICU_STAT_PICU0_SIZE 0x00000001u
333 #define CYDEV_PICU_STAT_PICU0_INTSTAT 0x40004580u
334 #define CYDEV_PICU_STAT_PICU1_BASE 0x40004581u
335 #define CYDEV_PICU_STAT_PICU1_SIZE 0x00000001u
336 #define CYDEV_PICU_STAT_PICU1_INTSTAT 0x40004581u
337 #define CYDEV_PICU_STAT_PICU2_BASE 0x40004582u
338 #define CYDEV_PICU_STAT_PICU2_SIZE 0x00000001u
339 #define CYDEV_PICU_STAT_PICU2_INTSTAT 0x40004582u
340 #define CYDEV_PICU_STAT_PICU3_BASE 0x40004583u
341 #define CYDEV_PICU_STAT_PICU3_SIZE 0x00000001u
342 #define CYDEV_PICU_STAT_PICU3_INTSTAT 0x40004583u
343 #define CYDEV_PICU_STAT_PICU4_BASE 0x40004584u
344 #define CYDEV_PICU_STAT_PICU4_SIZE 0x00000001u
345 #define CYDEV_PICU_STAT_PICU4_INTSTAT 0x40004584u
346 #define CYDEV_PICU_STAT_PICU5_BASE 0x40004585u
347 #define CYDEV_PICU_STAT_PICU5_SIZE 0x00000001u
348 #define CYDEV_PICU_STAT_PICU5_INTSTAT 0x40004585u
349 #define CYDEV_PICU_STAT_PICU6_BASE 0x40004586u
350 #define CYDEV_PICU_STAT_PICU6_SIZE 0x00000001u
351 #define CYDEV_PICU_STAT_PICU6_INTSTAT 0x40004586u
352 #define CYDEV_PICU_STAT_PICU12_BASE 0x4000458cu
353 #define CYDEV_PICU_STAT_PICU12_SIZE 0x00000001u
354 #define CYDEV_PICU_STAT_PICU12_INTSTAT 0x4000458cu
355 #define CYDEV_PICU_STAT_PICU15_BASE 0x4000458fu
356 #define CYDEV_PICU_STAT_PICU15_SIZE 0x00000001u
357 #define CYDEV_PICU_STAT_PICU15_INTSTAT 0x4000458fu
358 #define CYDEV_PICU_SNAP_BASE 0x40004590u
359 #define CYDEV_PICU_SNAP_SIZE 0x00000010u
360 #define CYDEV_PICU_SNAP_PICU0_BASE 0x40004590u
361 #define CYDEV_PICU_SNAP_PICU0_SIZE 0x00000001u
362 #define CYDEV_PICU_SNAP_PICU0_SNAP 0x40004590u
363 #define CYDEV_PICU_SNAP_PICU1_BASE 0x40004591u
364 #define CYDEV_PICU_SNAP_PICU1_SIZE 0x00000001u
365 #define CYDEV_PICU_SNAP_PICU1_SNAP 0x40004591u
366 #define CYDEV_PICU_SNAP_PICU2_BASE 0x40004592u
367 #define CYDEV_PICU_SNAP_PICU2_SIZE 0x00000001u
368 #define CYDEV_PICU_SNAP_PICU2_SNAP 0x40004592u
369 #define CYDEV_PICU_SNAP_PICU3_BASE 0x40004593u
370 #define CYDEV_PICU_SNAP_PICU3_SIZE 0x00000001u
371 #define CYDEV_PICU_SNAP_PICU3_SNAP 0x40004593u
372 #define CYDEV_PICU_SNAP_PICU4_BASE 0x40004594u
373 #define CYDEV_PICU_SNAP_PICU4_SIZE 0x00000001u
374 #define CYDEV_PICU_SNAP_PICU4_SNAP 0x40004594u
375 #define CYDEV_PICU_SNAP_PICU5_BASE 0x40004595u
376 #define CYDEV_PICU_SNAP_PICU5_SIZE 0x00000001u
377 #define CYDEV_PICU_SNAP_PICU5_SNAP 0x40004595u
378 #define CYDEV_PICU_SNAP_PICU6_BASE 0x40004596u
379 #define CYDEV_PICU_SNAP_PICU6_SIZE 0x00000001u
380 #define CYDEV_PICU_SNAP_PICU6_SNAP 0x40004596u
381 #define CYDEV_PICU_SNAP_PICU12_BASE 0x4000459cu
382 #define CYDEV_PICU_SNAP_PICU12_SIZE 0x00000001u
383 #define CYDEV_PICU_SNAP_PICU12_SNAP 0x4000459cu
384 #define CYDEV_PICU_SNAP_PICU_15_BASE 0x4000459fu
385 #define CYDEV_PICU_SNAP_PICU_15_SIZE 0x00000001u
386 #define CYDEV_PICU_SNAP_PICU_15_SNAP_15 0x4000459fu
387 #define CYDEV_PICU_DISABLE_COR_BASE 0x400045a0u
388 #define CYDEV_PICU_DISABLE_COR_SIZE 0x00000010u
389 #define CYDEV_PICU_DISABLE_COR_PICU0_BASE 0x400045a0u
390 #define CYDEV_PICU_DISABLE_COR_PICU0_SIZE 0x00000001u
391 #define CYDEV_PICU_DISABLE_COR_PICU0_DISABLE_COR 0x400045a0u
392 #define CYDEV_PICU_DISABLE_COR_PICU1_BASE 0x400045a1u
393 #define CYDEV_PICU_DISABLE_COR_PICU1_SIZE 0x00000001u
394 #define CYDEV_PICU_DISABLE_COR_PICU1_DISABLE_COR 0x400045a1u
395 #define CYDEV_PICU_DISABLE_COR_PICU2_BASE 0x400045a2u
396 #define CYDEV_PICU_DISABLE_COR_PICU2_SIZE 0x00000001u
397 #define CYDEV_PICU_DISABLE_COR_PICU2_DISABLE_COR 0x400045a2u
398 #define CYDEV_PICU_DISABLE_COR_PICU3_BASE 0x400045a3u
399 #define CYDEV_PICU_DISABLE_COR_PICU3_SIZE 0x00000001u
400 #define CYDEV_PICU_DISABLE_COR_PICU3_DISABLE_COR 0x400045a3u
401 #define CYDEV_PICU_DISABLE_COR_PICU4_BASE 0x400045a4u
402 #define CYDEV_PICU_DISABLE_COR_PICU4_SIZE 0x00000001u
403 #define CYDEV_PICU_DISABLE_COR_PICU4_DISABLE_COR 0x400045a4u
404 #define CYDEV_PICU_DISABLE_COR_PICU5_BASE 0x400045a5u
405 #define CYDEV_PICU_DISABLE_COR_PICU5_SIZE 0x00000001u
406 #define CYDEV_PICU_DISABLE_COR_PICU5_DISABLE_COR 0x400045a5u
407 #define CYDEV_PICU_DISABLE_COR_PICU6_BASE 0x400045a6u
408 #define CYDEV_PICU_DISABLE_COR_PICU6_SIZE 0x00000001u
409 #define CYDEV_PICU_DISABLE_COR_PICU6_DISABLE_COR 0x400045a6u
410 #define CYDEV_PICU_DISABLE_COR_PICU12_BASE 0x400045acu
411 #define CYDEV_PICU_DISABLE_COR_PICU12_SIZE 0x00000001u
412 #define CYDEV_PICU_DISABLE_COR_PICU12_DISABLE_COR 0x400045acu
413 #define CYDEV_PICU_DISABLE_COR_PICU15_BASE 0x400045afu
414 #define CYDEV_PICU_DISABLE_COR_PICU15_SIZE 0x00000001u
415 #define CYDEV_PICU_DISABLE_COR_PICU15_DISABLE_COR 0x400045afu
416 #define CYDEV_MFGCFG_BASE 0x40004600u
417 #define CYDEV_MFGCFG_SIZE 0x000000edu
418 #define CYDEV_MFGCFG_ANAIF_BASE 0x40004600u
419 #define CYDEV_MFGCFG_ANAIF_SIZE 0x00000038u
420 #define CYDEV_MFGCFG_ANAIF_DAC0_BASE 0x40004608u
421 #define CYDEV_MFGCFG_ANAIF_DAC0_SIZE 0x00000001u
422 #define CYDEV_MFGCFG_ANAIF_DAC0_TR 0x40004608u
423 #define CYDEV_MFGCFG_ANAIF_DAC1_BASE 0x40004609u
424 #define CYDEV_MFGCFG_ANAIF_DAC1_SIZE 0x00000001u
425 #define CYDEV_MFGCFG_ANAIF_DAC1_TR 0x40004609u
426 #define CYDEV_MFGCFG_ANAIF_DAC2_BASE 0x4000460au
427 #define CYDEV_MFGCFG_ANAIF_DAC2_SIZE 0x00000001u
428 #define CYDEV_MFGCFG_ANAIF_DAC2_TR 0x4000460au
429 #define CYDEV_MFGCFG_ANAIF_DAC3_BASE 0x4000460bu
430 #define CYDEV_MFGCFG_ANAIF_DAC3_SIZE 0x00000001u
431 #define CYDEV_MFGCFG_ANAIF_DAC3_TR 0x4000460bu
432 #define CYDEV_MFGCFG_ANAIF_NPUMP_DSM_BASE 0x40004610u
433 #define CYDEV_MFGCFG_ANAIF_NPUMP_DSM_SIZE 0x00000001u
434 #define CYDEV_MFGCFG_ANAIF_NPUMP_DSM_TR0 0x40004610u
435 #define CYDEV_MFGCFG_ANAIF_NPUMP_SC_BASE 0x40004611u
436 #define CYDEV_MFGCFG_ANAIF_NPUMP_SC_SIZE 0x00000001u
437 #define CYDEV_MFGCFG_ANAIF_NPUMP_SC_TR0 0x40004611u
438 #define CYDEV_MFGCFG_ANAIF_NPUMP_OPAMP_BASE 0x40004612u
439 #define CYDEV_MFGCFG_ANAIF_NPUMP_OPAMP_SIZE 0x00000001u
440 #define CYDEV_MFGCFG_ANAIF_NPUMP_OPAMP_TR0 0x40004612u
441 #define CYDEV_MFGCFG_ANAIF_SAR0_BASE 0x40004614u
442 #define CYDEV_MFGCFG_ANAIF_SAR0_SIZE 0x00000001u
443 #define CYDEV_MFGCFG_ANAIF_SAR0_TR0 0x40004614u
444 #define CYDEV_MFGCFG_ANAIF_SAR1_BASE 0x40004616u
445 #define CYDEV_MFGCFG_ANAIF_SAR1_SIZE 0x00000001u
446 #define CYDEV_MFGCFG_ANAIF_SAR1_TR0 0x40004616u
447 #define CYDEV_MFGCFG_ANAIF_OPAMP0_BASE 0x40004620u
448 #define CYDEV_MFGCFG_ANAIF_OPAMP0_SIZE 0x00000002u
449 #define CYDEV_MFGCFG_ANAIF_OPAMP0_TR0 0x40004620u
450 #define CYDEV_MFGCFG_ANAIF_OPAMP0_TR1 0x40004621u
451 #define CYDEV_MFGCFG_ANAIF_OPAMP1_BASE 0x40004622u
452 #define CYDEV_MFGCFG_ANAIF_OPAMP1_SIZE 0x00000002u
453 #define CYDEV_MFGCFG_ANAIF_OPAMP1_TR0 0x40004622u
454 #define CYDEV_MFGCFG_ANAIF_OPAMP1_TR1 0x40004623u
455 #define CYDEV_MFGCFG_ANAIF_OPAMP2_BASE 0x40004624u
456 #define CYDEV_MFGCFG_ANAIF_OPAMP2_SIZE 0x00000002u
457 #define CYDEV_MFGCFG_ANAIF_OPAMP2_TR0 0x40004624u
458 #define CYDEV_MFGCFG_ANAIF_OPAMP2_TR1 0x40004625u
459 #define CYDEV_MFGCFG_ANAIF_OPAMP3_BASE 0x40004626u
460 #define CYDEV_MFGCFG_ANAIF_OPAMP3_SIZE 0x00000002u
461 #define CYDEV_MFGCFG_ANAIF_OPAMP3_TR0 0x40004626u
462 #define CYDEV_MFGCFG_ANAIF_OPAMP3_TR1 0x40004627u
463 #define CYDEV_MFGCFG_ANAIF_CMP0_BASE 0x40004630u
464 #define CYDEV_MFGCFG_ANAIF_CMP0_SIZE 0x00000002u
465 #define CYDEV_MFGCFG_ANAIF_CMP0_TR0 0x40004630u
466 #define CYDEV_MFGCFG_ANAIF_CMP0_TR1 0x40004631u
467 #define CYDEV_MFGCFG_ANAIF_CMP1_BASE 0x40004632u
468 #define CYDEV_MFGCFG_ANAIF_CMP1_SIZE 0x00000002u
469 #define CYDEV_MFGCFG_ANAIF_CMP1_TR0 0x40004632u
470 #define CYDEV_MFGCFG_ANAIF_CMP1_TR1 0x40004633u
471 #define CYDEV_MFGCFG_ANAIF_CMP2_BASE 0x40004634u
472 #define CYDEV_MFGCFG_ANAIF_CMP2_SIZE 0x00000002u
473 #define CYDEV_MFGCFG_ANAIF_CMP2_TR0 0x40004634u
474 #define CYDEV_MFGCFG_ANAIF_CMP2_TR1 0x40004635u
475 #define CYDEV_MFGCFG_ANAIF_CMP3_BASE 0x40004636u
476 #define CYDEV_MFGCFG_ANAIF_CMP3_SIZE 0x00000002u
477 #define CYDEV_MFGCFG_ANAIF_CMP3_TR0 0x40004636u
478 #define CYDEV_MFGCFG_ANAIF_CMP3_TR1 0x40004637u
479 #define CYDEV_MFGCFG_PWRSYS_BASE 0x40004680u
480 #define CYDEV_MFGCFG_PWRSYS_SIZE 0x0000000bu
481 #define CYDEV_MFGCFG_PWRSYS_HIB_TR0 0x40004680u
482 #define CYDEV_MFGCFG_PWRSYS_HIB_TR1 0x40004681u
483 #define CYDEV_MFGCFG_PWRSYS_I2C_TR 0x40004682u
484 #define CYDEV_MFGCFG_PWRSYS_SLP_TR 0x40004683u
485 #define CYDEV_MFGCFG_PWRSYS_BUZZ_TR 0x40004684u
486 #define CYDEV_MFGCFG_PWRSYS_WAKE_TR0 0x40004685u
487 #define CYDEV_MFGCFG_PWRSYS_WAKE_TR1 0x40004686u
488 #define CYDEV_MFGCFG_PWRSYS_BREF_TR 0x40004687u
489 #define CYDEV_MFGCFG_PWRSYS_BG_TR 0x40004688u
490 #define CYDEV_MFGCFG_PWRSYS_WAKE_TR2 0x40004689u
491 #define CYDEV_MFGCFG_PWRSYS_WAKE_TR3 0x4000468au
492 #define CYDEV_MFGCFG_ILO_BASE 0x40004690u
493 #define CYDEV_MFGCFG_ILO_SIZE 0x00000002u
494 #define CYDEV_MFGCFG_ILO_TR0 0x40004690u
495 #define CYDEV_MFGCFG_ILO_TR1 0x40004691u
496 #define CYDEV_MFGCFG_X32_BASE 0x40004698u
497 #define CYDEV_MFGCFG_X32_SIZE 0x00000001u
498 #define CYDEV_MFGCFG_X32_TR 0x40004698u
499 #define CYDEV_MFGCFG_IMO_BASE 0x400046a0u
500 #define CYDEV_MFGCFG_IMO_SIZE 0x00000005u
501 #define CYDEV_MFGCFG_IMO_TR0 0x400046a0u
502 #define CYDEV_MFGCFG_IMO_TR1 0x400046a1u
503 #define CYDEV_MFGCFG_IMO_GAIN 0x400046a2u
504 #define CYDEV_MFGCFG_IMO_C36M 0x400046a3u
505 #define CYDEV_MFGCFG_IMO_TR2 0x400046a4u
506 #define CYDEV_MFGCFG_XMHZ_BASE 0x400046a8u
507 #define CYDEV_MFGCFG_XMHZ_SIZE 0x00000001u
508 #define CYDEV_MFGCFG_XMHZ_TR 0x400046a8u
509 #define CYDEV_MFGCFG_DLY 0x400046c0u
510 #define CYDEV_MFGCFG_MLOGIC_BASE 0x400046e0u
511 #define CYDEV_MFGCFG_MLOGIC_SIZE 0x0000000du
512 #define CYDEV_MFGCFG_MLOGIC_DMPSTR 0x400046e2u
513 #define CYDEV_MFGCFG_MLOGIC_SEG_BASE 0x400046e4u
514 #define CYDEV_MFGCFG_MLOGIC_SEG_SIZE 0x00000002u
515 #define CYDEV_MFGCFG_MLOGIC_SEG_CR 0x400046e4u
516 #define CYDEV_MFGCFG_MLOGIC_SEG_CFG0 0x400046e5u
517 #define CYDEV_MFGCFG_MLOGIC_DEBUG 0x400046e8u
518 #define CYDEV_MFGCFG_MLOGIC_CPU_SCR_BASE 0x400046eau
519 #define CYDEV_MFGCFG_MLOGIC_CPU_SCR_SIZE 0x00000001u
520 #define CYDEV_MFGCFG_MLOGIC_CPU_SCR_CPU_SCR 0x400046eau
521 #define CYDEV_MFGCFG_MLOGIC_REV_ID 0x400046ecu
522 #define CYDEV_RESET_BASE 0x400046f0u
523 #define CYDEV_RESET_SIZE 0x0000000fu
524 #define CYDEV_RESET_IPOR_CR0 0x400046f0u
525 #define CYDEV_RESET_IPOR_CR1 0x400046f1u
526 #define CYDEV_RESET_IPOR_CR2 0x400046f2u
527 #define CYDEV_RESET_IPOR_CR3 0x400046f3u
528 #define CYDEV_RESET_CR0 0x400046f4u
529 #define CYDEV_RESET_CR1 0x400046f5u
530 #define CYDEV_RESET_CR2 0x400046f6u
531 #define CYDEV_RESET_CR3 0x400046f7u
532 #define CYDEV_RESET_CR4 0x400046f8u
533 #define CYDEV_RESET_CR5 0x400046f9u
534 #define CYDEV_RESET_SR0 0x400046fau
535 #define CYDEV_RESET_SR1 0x400046fbu
536 #define CYDEV_RESET_SR2 0x400046fcu
537 #define CYDEV_RESET_SR3 0x400046fdu
538 #define CYDEV_RESET_TR 0x400046feu
539 #define CYDEV_SPC_BASE 0x40004700u
540 #define CYDEV_SPC_SIZE 0x00000100u
541 #define CYDEV_SPC_FM_EE_CR 0x40004700u
542 #define CYDEV_SPC_FM_EE_WAKE_CNT 0x40004701u
543 #define CYDEV_SPC_EE_SCR 0x40004702u
544 #define CYDEV_SPC_EE_ERR 0x40004703u
545 #define CYDEV_SPC_CPU_DATA 0x40004720u
546 #define CYDEV_SPC_DMA_DATA 0x40004721u
547 #define CYDEV_SPC_SR 0x40004722u
548 #define CYDEV_SPC_CR 0x40004723u
549 #define CYDEV_SPC_DMM_MAP_BASE 0x40004780u
550 #define CYDEV_SPC_DMM_MAP_SIZE 0x00000080u
551 #define CYDEV_SPC_DMM_MAP_SRAM_MBASE 0x40004780u
552 #define CYDEV_SPC_DMM_MAP_SRAM_MSIZE 0x00000080u
553 #define CYDEV_CACHE_BASE 0x40004800u
554 #define CYDEV_CACHE_SIZE 0x0000009cu
555 #define CYDEV_CACHE_CC_CTL 0x40004800u
556 #define CYDEV_CACHE_ECC_CORR 0x40004880u
557 #define CYDEV_CACHE_ECC_ERR 0x40004888u
558 #define CYDEV_CACHE_FLASH_ERR 0x40004890u
559 #define CYDEV_CACHE_HITMISS 0x40004898u
560 #define CYDEV_I2C_BASE 0x40004900u
561 #define CYDEV_I2C_SIZE 0x000000e1u
562 #define CYDEV_I2C_XCFG 0x400049c8u
563 #define CYDEV_I2C_ADR 0x400049cau
564 #define CYDEV_I2C_CFG 0x400049d6u
565 #define CYDEV_I2C_CSR 0x400049d7u
566 #define CYDEV_I2C_D 0x400049d8u
567 #define CYDEV_I2C_MCSR 0x400049d9u
568 #define CYDEV_I2C_CLK_DIV1 0x400049dbu
569 #define CYDEV_I2C_CLK_DIV2 0x400049dcu
570 #define CYDEV_I2C_TMOUT_CSR 0x400049ddu
571 #define CYDEV_I2C_TMOUT_SR 0x400049deu
572 #define CYDEV_I2C_TMOUT_CFG0 0x400049dfu
573 #define CYDEV_I2C_TMOUT_CFG1 0x400049e0u
574 #define CYDEV_DEC_BASE 0x40004e00u
575 #define CYDEV_DEC_SIZE 0x00000015u
576 #define CYDEV_DEC_CR 0x40004e00u
577 #define CYDEV_DEC_SR 0x40004e01u
578 #define CYDEV_DEC_SHIFT1 0x40004e02u
579 #define CYDEV_DEC_SHIFT2 0x40004e03u
580 #define CYDEV_DEC_DR2 0x40004e04u
581 #define CYDEV_DEC_DR2H 0x40004e05u
582 #define CYDEV_DEC_DR1 0x40004e06u
583 #define CYDEV_DEC_OCOR 0x40004e08u
584 #define CYDEV_DEC_OCORM 0x40004e09u
585 #define CYDEV_DEC_OCORH 0x40004e0au
586 #define CYDEV_DEC_GCOR 0x40004e0cu
587 #define CYDEV_DEC_GCORH 0x40004e0du
588 #define CYDEV_DEC_GVAL 0x40004e0eu
589 #define CYDEV_DEC_OUTSAMP 0x40004e10u
590 #define CYDEV_DEC_OUTSAMPM 0x40004e11u
591 #define CYDEV_DEC_OUTSAMPH 0x40004e12u
592 #define CYDEV_DEC_OUTSAMPS 0x40004e13u
593 #define CYDEV_DEC_COHER 0x40004e14u
594 #define CYDEV_TMR0_BASE 0x40004f00u
595 #define CYDEV_TMR0_SIZE 0x0000000cu
596 #define CYDEV_TMR0_CFG0 0x40004f00u
597 #define CYDEV_TMR0_CFG1 0x40004f01u
598 #define CYDEV_TMR0_CFG2 0x40004f02u
599 #define CYDEV_TMR0_SR0 0x40004f03u
600 #define CYDEV_TMR0_PER0 0x40004f04u
601 #define CYDEV_TMR0_PER1 0x40004f05u
602 #define CYDEV_TMR0_CNT_CMP0 0x40004f06u
603 #define CYDEV_TMR0_CNT_CMP1 0x40004f07u
604 #define CYDEV_TMR0_CAP0 0x40004f08u
605 #define CYDEV_TMR0_CAP1 0x40004f09u
606 #define CYDEV_TMR0_RT0 0x40004f0au
607 #define CYDEV_TMR0_RT1 0x40004f0bu
608 #define CYDEV_TMR1_BASE 0x40004f0cu
609 #define CYDEV_TMR1_SIZE 0x0000000cu
610 #define CYDEV_TMR1_CFG0 0x40004f0cu
611 #define CYDEV_TMR1_CFG1 0x40004f0du
612 #define CYDEV_TMR1_CFG2 0x40004f0eu
613 #define CYDEV_TMR1_SR0 0x40004f0fu
614 #define CYDEV_TMR1_PER0 0x40004f10u
615 #define CYDEV_TMR1_PER1 0x40004f11u
616 #define CYDEV_TMR1_CNT_CMP0 0x40004f12u
617 #define CYDEV_TMR1_CNT_CMP1 0x40004f13u
618 #define CYDEV_TMR1_CAP0 0x40004f14u
619 #define CYDEV_TMR1_CAP1 0x40004f15u
620 #define CYDEV_TMR1_RT0 0x40004f16u
621 #define CYDEV_TMR1_RT1 0x40004f17u
622 #define CYDEV_TMR2_BASE 0x40004f18u
623 #define CYDEV_TMR2_SIZE 0x0000000cu
624 #define CYDEV_TMR2_CFG0 0x40004f18u
625 #define CYDEV_TMR2_CFG1 0x40004f19u
626 #define CYDEV_TMR2_CFG2 0x40004f1au
627 #define CYDEV_TMR2_SR0 0x40004f1bu
628 #define CYDEV_TMR2_PER0 0x40004f1cu
629 #define CYDEV_TMR2_PER1 0x40004f1du
630 #define CYDEV_TMR2_CNT_CMP0 0x40004f1eu
631 #define CYDEV_TMR2_CNT_CMP1 0x40004f1fu
632 #define CYDEV_TMR2_CAP0 0x40004f20u
633 #define CYDEV_TMR2_CAP1 0x40004f21u
634 #define CYDEV_TMR2_RT0 0x40004f22u
635 #define CYDEV_TMR2_RT1 0x40004f23u
636 #define CYDEV_TMR3_BASE 0x40004f24u
637 #define CYDEV_TMR3_SIZE 0x0000000cu
638 #define CYDEV_TMR3_CFG0 0x40004f24u
639 #define CYDEV_TMR3_CFG1 0x40004f25u
640 #define CYDEV_TMR3_CFG2 0x40004f26u
641 #define CYDEV_TMR3_SR0 0x40004f27u
642 #define CYDEV_TMR3_PER0 0x40004f28u
643 #define CYDEV_TMR3_PER1 0x40004f29u
644 #define CYDEV_TMR3_CNT_CMP0 0x40004f2au
645 #define CYDEV_TMR3_CNT_CMP1 0x40004f2bu
646 #define CYDEV_TMR3_CAP0 0x40004f2cu
647 #define CYDEV_TMR3_CAP1 0x40004f2du
648 #define CYDEV_TMR3_RT0 0x40004f2eu
649 #define CYDEV_TMR3_RT1 0x40004f2fu
650 #define CYDEV_IO_BASE 0x40005000u
651 #define CYDEV_IO_SIZE 0x00000200u
652 #define CYDEV_IO_PC_BASE 0x40005000u
653 #define CYDEV_IO_PC_SIZE 0x00000080u
654 #define CYDEV_IO_PC_PRT0_BASE 0x40005000u
655 #define CYDEV_IO_PC_PRT0_SIZE 0x00000008u
656 #define CYDEV_IO_PC_PRT0_PC0 0x40005000u
657 #define CYDEV_IO_PC_PRT0_PC1 0x40005001u
658 #define CYDEV_IO_PC_PRT0_PC2 0x40005002u
659 #define CYDEV_IO_PC_PRT0_PC3 0x40005003u
660 #define CYDEV_IO_PC_PRT0_PC4 0x40005004u
661 #define CYDEV_IO_PC_PRT0_PC5 0x40005005u
662 #define CYDEV_IO_PC_PRT0_PC6 0x40005006u
663 #define CYDEV_IO_PC_PRT0_PC7 0x40005007u
664 #define CYDEV_IO_PC_PRT1_BASE 0x40005008u
665 #define CYDEV_IO_PC_PRT1_SIZE 0x00000008u
666 #define CYDEV_IO_PC_PRT1_PC0 0x40005008u
667 #define CYDEV_IO_PC_PRT1_PC1 0x40005009u
668 #define CYDEV_IO_PC_PRT1_PC2 0x4000500au
669 #define CYDEV_IO_PC_PRT1_PC3 0x4000500bu
670 #define CYDEV_IO_PC_PRT1_PC4 0x4000500cu
671 #define CYDEV_IO_PC_PRT1_PC5 0x4000500du
672 #define CYDEV_IO_PC_PRT1_PC6 0x4000500eu
673 #define CYDEV_IO_PC_PRT1_PC7 0x4000500fu
674 #define CYDEV_IO_PC_PRT2_BASE 0x40005010u
675 #define CYDEV_IO_PC_PRT2_SIZE 0x00000008u
676 #define CYDEV_IO_PC_PRT2_PC0 0x40005010u
677 #define CYDEV_IO_PC_PRT2_PC1 0x40005011u
678 #define CYDEV_IO_PC_PRT2_PC2 0x40005012u
679 #define CYDEV_IO_PC_PRT2_PC3 0x40005013u
680 #define CYDEV_IO_PC_PRT2_PC4 0x40005014u
681 #define CYDEV_IO_PC_PRT2_PC5 0x40005015u
682 #define CYDEV_IO_PC_PRT2_PC6 0x40005016u
683 #define CYDEV_IO_PC_PRT2_PC7 0x40005017u
684 #define CYDEV_IO_PC_PRT3_BASE 0x40005018u
685 #define CYDEV_IO_PC_PRT3_SIZE 0x00000008u
686 #define CYDEV_IO_PC_PRT3_PC0 0x40005018u
687 #define CYDEV_IO_PC_PRT3_PC1 0x40005019u
688 #define CYDEV_IO_PC_PRT3_PC2 0x4000501au
689 #define CYDEV_IO_PC_PRT3_PC3 0x4000501bu
690 #define CYDEV_IO_PC_PRT3_PC4 0x4000501cu
691 #define CYDEV_IO_PC_PRT3_PC5 0x4000501du
692 #define CYDEV_IO_PC_PRT3_PC6 0x4000501eu
693 #define CYDEV_IO_PC_PRT3_PC7 0x4000501fu
694 #define CYDEV_IO_PC_PRT4_BASE 0x40005020u
695 #define CYDEV_IO_PC_PRT4_SIZE 0x00000008u
696 #define CYDEV_IO_PC_PRT4_PC0 0x40005020u
697 #define CYDEV_IO_PC_PRT4_PC1 0x40005021u
698 #define CYDEV_IO_PC_PRT4_PC2 0x40005022u
699 #define CYDEV_IO_PC_PRT4_PC3 0x40005023u
700 #define CYDEV_IO_PC_PRT4_PC4 0x40005024u
701 #define CYDEV_IO_PC_PRT4_PC5 0x40005025u
702 #define CYDEV_IO_PC_PRT4_PC6 0x40005026u
703 #define CYDEV_IO_PC_PRT4_PC7 0x40005027u
704 #define CYDEV_IO_PC_PRT5_BASE 0x40005028u
705 #define CYDEV_IO_PC_PRT5_SIZE 0x00000008u
706 #define CYDEV_IO_PC_PRT5_PC0 0x40005028u
707 #define CYDEV_IO_PC_PRT5_PC1 0x40005029u
708 #define CYDEV_IO_PC_PRT5_PC2 0x4000502au
709 #define CYDEV_IO_PC_PRT5_PC3 0x4000502bu
710 #define CYDEV_IO_PC_PRT5_PC4 0x4000502cu
711 #define CYDEV_IO_PC_PRT5_PC5 0x4000502du
712 #define CYDEV_IO_PC_PRT5_PC6 0x4000502eu
713 #define CYDEV_IO_PC_PRT5_PC7 0x4000502fu
714 #define CYDEV_IO_PC_PRT6_BASE 0x40005030u
715 #define CYDEV_IO_PC_PRT6_SIZE 0x00000008u
716 #define CYDEV_IO_PC_PRT6_PC0 0x40005030u
717 #define CYDEV_IO_PC_PRT6_PC1 0x40005031u
718 #define CYDEV_IO_PC_PRT6_PC2 0x40005032u
719 #define CYDEV_IO_PC_PRT6_PC3 0x40005033u
720 #define CYDEV_IO_PC_PRT6_PC4 0x40005034u
721 #define CYDEV_IO_PC_PRT6_PC5 0x40005035u
722 #define CYDEV_IO_PC_PRT6_PC6 0x40005036u
723 #define CYDEV_IO_PC_PRT6_PC7 0x40005037u
724 #define CYDEV_IO_PC_PRT12_BASE 0x40005060u
725 #define CYDEV_IO_PC_PRT12_SIZE 0x00000008u
726 #define CYDEV_IO_PC_PRT12_PC0 0x40005060u
727 #define CYDEV_IO_PC_PRT12_PC1 0x40005061u
728 #define CYDEV_IO_PC_PRT12_PC2 0x40005062u
729 #define CYDEV_IO_PC_PRT12_PC3 0x40005063u
730 #define CYDEV_IO_PC_PRT12_PC4 0x40005064u
731 #define CYDEV_IO_PC_PRT12_PC5 0x40005065u
732 #define CYDEV_IO_PC_PRT12_PC6 0x40005066u
733 #define CYDEV_IO_PC_PRT12_PC7 0x40005067u
734 #define CYDEV_IO_PC_PRT15_BASE 0x40005078u
735 #define CYDEV_IO_PC_PRT15_SIZE 0x00000006u
736 #define CYDEV_IO_PC_PRT15_PC0 0x40005078u
737 #define CYDEV_IO_PC_PRT15_PC1 0x40005079u
738 #define CYDEV_IO_PC_PRT15_PC2 0x4000507au
739 #define CYDEV_IO_PC_PRT15_PC3 0x4000507bu
740 #define CYDEV_IO_PC_PRT15_PC4 0x4000507cu
741 #define CYDEV_IO_PC_PRT15_PC5 0x4000507du
742 #define CYDEV_IO_PC_PRT15_7_6_BASE 0x4000507eu
743 #define CYDEV_IO_PC_PRT15_7_6_SIZE 0x00000002u
744 #define CYDEV_IO_PC_PRT15_7_6_PC0 0x4000507eu
745 #define CYDEV_IO_PC_PRT15_7_6_PC1 0x4000507fu
746 #define CYDEV_IO_DR_BASE 0x40005080u
747 #define CYDEV_IO_DR_SIZE 0x00000010u
748 #define CYDEV_IO_DR_PRT0_BASE 0x40005080u
749 #define CYDEV_IO_DR_PRT0_SIZE 0x00000001u
750 #define CYDEV_IO_DR_PRT0_DR_ALIAS 0x40005080u
751 #define CYDEV_IO_DR_PRT1_BASE 0x40005081u
752 #define CYDEV_IO_DR_PRT1_SIZE 0x00000001u
753 #define CYDEV_IO_DR_PRT1_DR_ALIAS 0x40005081u
754 #define CYDEV_IO_DR_PRT2_BASE 0x40005082u
755 #define CYDEV_IO_DR_PRT2_SIZE 0x00000001u
756 #define CYDEV_IO_DR_PRT2_DR_ALIAS 0x40005082u
757 #define CYDEV_IO_DR_PRT3_BASE 0x40005083u
758 #define CYDEV_IO_DR_PRT3_SIZE 0x00000001u
759 #define CYDEV_IO_DR_PRT3_DR_ALIAS 0x40005083u
760 #define CYDEV_IO_DR_PRT4_BASE 0x40005084u
761 #define CYDEV_IO_DR_PRT4_SIZE 0x00000001u
762 #define CYDEV_IO_DR_PRT4_DR_ALIAS 0x40005084u
763 #define CYDEV_IO_DR_PRT5_BASE 0x40005085u
764 #define CYDEV_IO_DR_PRT5_SIZE 0x00000001u
765 #define CYDEV_IO_DR_PRT5_DR_ALIAS 0x40005085u
766 #define CYDEV_IO_DR_PRT6_BASE 0x40005086u
767 #define CYDEV_IO_DR_PRT6_SIZE 0x00000001u
768 #define CYDEV_IO_DR_PRT6_DR_ALIAS 0x40005086u
769 #define CYDEV_IO_DR_PRT12_BASE 0x4000508cu
770 #define CYDEV_IO_DR_PRT12_SIZE 0x00000001u
771 #define CYDEV_IO_DR_PRT12_DR_ALIAS 0x4000508cu
772 #define CYDEV_IO_DR_PRT15_BASE 0x4000508fu
773 #define CYDEV_IO_DR_PRT15_SIZE 0x00000001u
774 #define CYDEV_IO_DR_PRT15_DR_15_ALIAS 0x4000508fu
775 #define CYDEV_IO_PS_BASE 0x40005090u
776 #define CYDEV_IO_PS_SIZE 0x00000010u
777 #define CYDEV_IO_PS_PRT0_BASE 0x40005090u
778 #define CYDEV_IO_PS_PRT0_SIZE 0x00000001u
779 #define CYDEV_IO_PS_PRT0_PS_ALIAS 0x40005090u
780 #define CYDEV_IO_PS_PRT1_BASE 0x40005091u
781 #define CYDEV_IO_PS_PRT1_SIZE 0x00000001u
782 #define CYDEV_IO_PS_PRT1_PS_ALIAS 0x40005091u
783 #define CYDEV_IO_PS_PRT2_BASE 0x40005092u
784 #define CYDEV_IO_PS_PRT2_SIZE 0x00000001u
785 #define CYDEV_IO_PS_PRT2_PS_ALIAS 0x40005092u
786 #define CYDEV_IO_PS_PRT3_BASE 0x40005093u
787 #define CYDEV_IO_PS_PRT3_SIZE 0x00000001u
788 #define CYDEV_IO_PS_PRT3_PS_ALIAS 0x40005093u
789 #define CYDEV_IO_PS_PRT4_BASE 0x40005094u
790 #define CYDEV_IO_PS_PRT4_SIZE 0x00000001u
791 #define CYDEV_IO_PS_PRT4_PS_ALIAS 0x40005094u
792 #define CYDEV_IO_PS_PRT5_BASE 0x40005095u
793 #define CYDEV_IO_PS_PRT5_SIZE 0x00000001u
794 #define CYDEV_IO_PS_PRT5_PS_ALIAS 0x40005095u
795 #define CYDEV_IO_PS_PRT6_BASE 0x40005096u
796 #define CYDEV_IO_PS_PRT6_SIZE 0x00000001u
797 #define CYDEV_IO_PS_PRT6_PS_ALIAS 0x40005096u
798 #define CYDEV_IO_PS_PRT12_BASE 0x4000509cu
799 #define CYDEV_IO_PS_PRT12_SIZE 0x00000001u
800 #define CYDEV_IO_PS_PRT12_PS_ALIAS 0x4000509cu
801 #define CYDEV_IO_PS_PRT15_BASE 0x4000509fu
802 #define CYDEV_IO_PS_PRT15_SIZE 0x00000001u
803 #define CYDEV_IO_PS_PRT15_PS15_ALIAS 0x4000509fu
804 #define CYDEV_IO_PRT_BASE 0x40005100u
805 #define CYDEV_IO_PRT_SIZE 0x00000100u
806 #define CYDEV_IO_PRT_PRT0_BASE 0x40005100u
807 #define CYDEV_IO_PRT_PRT0_SIZE 0x00000010u
808 #define CYDEV_IO_PRT_PRT0_DR 0x40005100u
809 #define CYDEV_IO_PRT_PRT0_PS 0x40005101u
810 #define CYDEV_IO_PRT_PRT0_DM0 0x40005102u
811 #define CYDEV_IO_PRT_PRT0_DM1 0x40005103u
812 #define CYDEV_IO_PRT_PRT0_DM2 0x40005104u
813 #define CYDEV_IO_PRT_PRT0_SLW 0x40005105u
814 #define CYDEV_IO_PRT_PRT0_BYP 0x40005106u
815 #define CYDEV_IO_PRT_PRT0_BIE 0x40005107u
816 #define CYDEV_IO_PRT_PRT0_INP_DIS 0x40005108u
817 #define CYDEV_IO_PRT_PRT0_CTL 0x40005109u
818 #define CYDEV_IO_PRT_PRT0_PRT 0x4000510au
819 #define CYDEV_IO_PRT_PRT0_BIT_MASK 0x4000510bu
820 #define CYDEV_IO_PRT_PRT0_AMUX 0x4000510cu
821 #define CYDEV_IO_PRT_PRT0_AG 0x4000510du
822 #define CYDEV_IO_PRT_PRT0_LCD_COM_SEG 0x4000510eu
823 #define CYDEV_IO_PRT_PRT0_LCD_EN 0x4000510fu
824 #define CYDEV_IO_PRT_PRT1_BASE 0x40005110u
825 #define CYDEV_IO_PRT_PRT1_SIZE 0x00000010u
826 #define CYDEV_IO_PRT_PRT1_DR 0x40005110u
827 #define CYDEV_IO_PRT_PRT1_PS 0x40005111u
828 #define CYDEV_IO_PRT_PRT1_DM0 0x40005112u
829 #define CYDEV_IO_PRT_PRT1_DM1 0x40005113u
830 #define CYDEV_IO_PRT_PRT1_DM2 0x40005114u
831 #define CYDEV_IO_PRT_PRT1_SLW 0x40005115u
832 #define CYDEV_IO_PRT_PRT1_BYP 0x40005116u
833 #define CYDEV_IO_PRT_PRT1_BIE 0x40005117u
834 #define CYDEV_IO_PRT_PRT1_INP_DIS 0x40005118u
835 #define CYDEV_IO_PRT_PRT1_CTL 0x40005119u
836 #define CYDEV_IO_PRT_PRT1_PRT 0x4000511au
837 #define CYDEV_IO_PRT_PRT1_BIT_MASK 0x4000511bu
838 #define CYDEV_IO_PRT_PRT1_AMUX 0x4000511cu
839 #define CYDEV_IO_PRT_PRT1_AG 0x4000511du
840 #define CYDEV_IO_PRT_PRT1_LCD_COM_SEG 0x4000511eu
841 #define CYDEV_IO_PRT_PRT1_LCD_EN 0x4000511fu
842 #define CYDEV_IO_PRT_PRT2_BASE 0x40005120u
843 #define CYDEV_IO_PRT_PRT2_SIZE 0x00000010u
844 #define CYDEV_IO_PRT_PRT2_DR 0x40005120u
845 #define CYDEV_IO_PRT_PRT2_PS 0x40005121u
846 #define CYDEV_IO_PRT_PRT2_DM0 0x40005122u
847 #define CYDEV_IO_PRT_PRT2_DM1 0x40005123u
848 #define CYDEV_IO_PRT_PRT2_DM2 0x40005124u
849 #define CYDEV_IO_PRT_PRT2_SLW 0x40005125u
850 #define CYDEV_IO_PRT_PRT2_BYP 0x40005126u
851 #define CYDEV_IO_PRT_PRT2_BIE 0x40005127u
852 #define CYDEV_IO_PRT_PRT2_INP_DIS 0x40005128u
853 #define CYDEV_IO_PRT_PRT2_CTL 0x40005129u
854 #define CYDEV_IO_PRT_PRT2_PRT 0x4000512au
855 #define CYDEV_IO_PRT_PRT2_BIT_MASK 0x4000512bu
856 #define CYDEV_IO_PRT_PRT2_AMUX 0x4000512cu
857 #define CYDEV_IO_PRT_PRT2_AG 0x4000512du
858 #define CYDEV_IO_PRT_PRT2_LCD_COM_SEG 0x4000512eu
859 #define CYDEV_IO_PRT_PRT2_LCD_EN 0x4000512fu
860 #define CYDEV_IO_PRT_PRT3_BASE 0x40005130u
861 #define CYDEV_IO_PRT_PRT3_SIZE 0x00000010u
862 #define CYDEV_IO_PRT_PRT3_DR 0x40005130u
863 #define CYDEV_IO_PRT_PRT3_PS 0x40005131u
864 #define CYDEV_IO_PRT_PRT3_DM0 0x40005132u
865 #define CYDEV_IO_PRT_PRT3_DM1 0x40005133u
866 #define CYDEV_IO_PRT_PRT3_DM2 0x40005134u
867 #define CYDEV_IO_PRT_PRT3_SLW 0x40005135u
868 #define CYDEV_IO_PRT_PRT3_BYP 0x40005136u
869 #define CYDEV_IO_PRT_PRT3_BIE 0x40005137u
870 #define CYDEV_IO_PRT_PRT3_INP_DIS 0x40005138u
871 #define CYDEV_IO_PRT_PRT3_CTL 0x40005139u
872 #define CYDEV_IO_PRT_PRT3_PRT 0x4000513au
873 #define CYDEV_IO_PRT_PRT3_BIT_MASK 0x4000513bu
874 #define CYDEV_IO_PRT_PRT3_AMUX 0x4000513cu
875 #define CYDEV_IO_PRT_PRT3_AG 0x4000513du
876 #define CYDEV_IO_PRT_PRT3_LCD_COM_SEG 0x4000513eu
877 #define CYDEV_IO_PRT_PRT3_LCD_EN 0x4000513fu
878 #define CYDEV_IO_PRT_PRT4_BASE 0x40005140u
879 #define CYDEV_IO_PRT_PRT4_SIZE 0x00000010u
880 #define CYDEV_IO_PRT_PRT4_DR 0x40005140u
881 #define CYDEV_IO_PRT_PRT4_PS 0x40005141u
882 #define CYDEV_IO_PRT_PRT4_DM0 0x40005142u
883 #define CYDEV_IO_PRT_PRT4_DM1 0x40005143u
884 #define CYDEV_IO_PRT_PRT4_DM2 0x40005144u
885 #define CYDEV_IO_PRT_PRT4_SLW 0x40005145u
886 #define CYDEV_IO_PRT_PRT4_BYP 0x40005146u
887 #define CYDEV_IO_PRT_PRT4_BIE 0x40005147u
888 #define CYDEV_IO_PRT_PRT4_INP_DIS 0x40005148u
889 #define CYDEV_IO_PRT_PRT4_CTL 0x40005149u
890 #define CYDEV_IO_PRT_PRT4_PRT 0x4000514au
891 #define CYDEV_IO_PRT_PRT4_BIT_MASK 0x4000514bu
892 #define CYDEV_IO_PRT_PRT4_AMUX 0x4000514cu
893 #define CYDEV_IO_PRT_PRT4_AG 0x4000514du
894 #define CYDEV_IO_PRT_PRT4_LCD_COM_SEG 0x4000514eu
895 #define CYDEV_IO_PRT_PRT4_LCD_EN 0x4000514fu
896 #define CYDEV_IO_PRT_PRT5_BASE 0x40005150u
897 #define CYDEV_IO_PRT_PRT5_SIZE 0x00000010u
898 #define CYDEV_IO_PRT_PRT5_DR 0x40005150u
899 #define CYDEV_IO_PRT_PRT5_PS 0x40005151u
900 #define CYDEV_IO_PRT_PRT5_DM0 0x40005152u
901 #define CYDEV_IO_PRT_PRT5_DM1 0x40005153u
902 #define CYDEV_IO_PRT_PRT5_DM2 0x40005154u
903 #define CYDEV_IO_PRT_PRT5_SLW 0x40005155u
904 #define CYDEV_IO_PRT_PRT5_BYP 0x40005156u
905 #define CYDEV_IO_PRT_PRT5_BIE 0x40005157u
906 #define CYDEV_IO_PRT_PRT5_INP_DIS 0x40005158u
907 #define CYDEV_IO_PRT_PRT5_CTL 0x40005159u
908 #define CYDEV_IO_PRT_PRT5_PRT 0x4000515au
909 #define CYDEV_IO_PRT_PRT5_BIT_MASK 0x4000515bu
910 #define CYDEV_IO_PRT_PRT5_AMUX 0x4000515cu
911 #define CYDEV_IO_PRT_PRT5_AG 0x4000515du
912 #define CYDEV_IO_PRT_PRT5_LCD_COM_SEG 0x4000515eu
913 #define CYDEV_IO_PRT_PRT5_LCD_EN 0x4000515fu
914 #define CYDEV_IO_PRT_PRT6_BASE 0x40005160u
915 #define CYDEV_IO_PRT_PRT6_SIZE 0x00000010u
916 #define CYDEV_IO_PRT_PRT6_DR 0x40005160u
917 #define CYDEV_IO_PRT_PRT6_PS 0x40005161u
918 #define CYDEV_IO_PRT_PRT6_DM0 0x40005162u
919 #define CYDEV_IO_PRT_PRT6_DM1 0x40005163u
920 #define CYDEV_IO_PRT_PRT6_DM2 0x40005164u
921 #define CYDEV_IO_PRT_PRT6_SLW 0x40005165u
922 #define CYDEV_IO_PRT_PRT6_BYP 0x40005166u
923 #define CYDEV_IO_PRT_PRT6_BIE 0x40005167u
924 #define CYDEV_IO_PRT_PRT6_INP_DIS 0x40005168u
925 #define CYDEV_IO_PRT_PRT6_CTL 0x40005169u
926 #define CYDEV_IO_PRT_PRT6_PRT 0x4000516au
927 #define CYDEV_IO_PRT_PRT6_BIT_MASK 0x4000516bu
928 #define CYDEV_IO_PRT_PRT6_AMUX 0x4000516cu
929 #define CYDEV_IO_PRT_PRT6_AG 0x4000516du
930 #define CYDEV_IO_PRT_PRT6_LCD_COM_SEG 0x4000516eu
931 #define CYDEV_IO_PRT_PRT6_LCD_EN 0x4000516fu
932 #define CYDEV_IO_PRT_PRT12_BASE 0x400051c0u
933 #define CYDEV_IO_PRT_PRT12_SIZE 0x00000010u
934 #define CYDEV_IO_PRT_PRT12_DR 0x400051c0u
935 #define CYDEV_IO_PRT_PRT12_PS 0x400051c1u
936 #define CYDEV_IO_PRT_PRT12_DM0 0x400051c2u
937 #define CYDEV_IO_PRT_PRT12_DM1 0x400051c3u
938 #define CYDEV_IO_PRT_PRT12_DM2 0x400051c4u
939 #define CYDEV_IO_PRT_PRT12_SLW 0x400051c5u
940 #define CYDEV_IO_PRT_PRT12_BYP 0x400051c6u
941 #define CYDEV_IO_PRT_PRT12_BIE 0x400051c7u
942 #define CYDEV_IO_PRT_PRT12_INP_DIS 0x400051c8u
943 #define CYDEV_IO_PRT_PRT12_SIO_HYST_EN 0x400051c9u
944 #define CYDEV_IO_PRT_PRT12_PRT 0x400051cau
945 #define CYDEV_IO_PRT_PRT12_BIT_MASK 0x400051cbu
946 #define CYDEV_IO_PRT_PRT12_SIO_REG_HIFREQ 0x400051ccu
947 #define CYDEV_IO_PRT_PRT12_AG 0x400051cdu
948 #define CYDEV_IO_PRT_PRT12_SIO_CFG 0x400051ceu
949 #define CYDEV_IO_PRT_PRT12_SIO_DIFF 0x400051cfu
950 #define CYDEV_IO_PRT_PRT15_BASE 0x400051f0u
951 #define CYDEV_IO_PRT_PRT15_SIZE 0x00000010u
952 #define CYDEV_IO_PRT_PRT15_DR 0x400051f0u
953 #define CYDEV_IO_PRT_PRT15_PS 0x400051f1u
954 #define CYDEV_IO_PRT_PRT15_DM0 0x400051f2u
955 #define CYDEV_IO_PRT_PRT15_DM1 0x400051f3u
956 #define CYDEV_IO_PRT_PRT15_DM2 0x400051f4u
957 #define CYDEV_IO_PRT_PRT15_SLW 0x400051f5u
958 #define CYDEV_IO_PRT_PRT15_BYP 0x400051f6u
959 #define CYDEV_IO_PRT_PRT15_BIE 0x400051f7u
960 #define CYDEV_IO_PRT_PRT15_INP_DIS 0x400051f8u
961 #define CYDEV_IO_PRT_PRT15_CTL 0x400051f9u
962 #define CYDEV_IO_PRT_PRT15_PRT 0x400051fau
963 #define CYDEV_IO_PRT_PRT15_BIT_MASK 0x400051fbu
964 #define CYDEV_IO_PRT_PRT15_AMUX 0x400051fcu
965 #define CYDEV_IO_PRT_PRT15_AG 0x400051fdu
966 #define CYDEV_IO_PRT_PRT15_LCD_COM_SEG 0x400051feu
967 #define CYDEV_IO_PRT_PRT15_LCD_EN 0x400051ffu
968 #define CYDEV_PRTDSI_BASE 0x40005200u
969 #define CYDEV_PRTDSI_SIZE 0x0000007fu
970 #define CYDEV_PRTDSI_PRT0_BASE 0x40005200u
971 #define CYDEV_PRTDSI_PRT0_SIZE 0x00000007u
972 #define CYDEV_PRTDSI_PRT0_OUT_SEL0 0x40005200u
973 #define CYDEV_PRTDSI_PRT0_OUT_SEL1 0x40005201u
974 #define CYDEV_PRTDSI_PRT0_OE_SEL0 0x40005202u
975 #define CYDEV_PRTDSI_PRT0_OE_SEL1 0x40005203u
976 #define CYDEV_PRTDSI_PRT0_DBL_SYNC_IN 0x40005204u
977 #define CYDEV_PRTDSI_PRT0_SYNC_OUT 0x40005205u
978 #define CYDEV_PRTDSI_PRT0_CAPS_SEL 0x40005206u
979 #define CYDEV_PRTDSI_PRT1_BASE 0x40005208u
980 #define CYDEV_PRTDSI_PRT1_SIZE 0x00000007u
981 #define CYDEV_PRTDSI_PRT1_OUT_SEL0 0x40005208u
982 #define CYDEV_PRTDSI_PRT1_OUT_SEL1 0x40005209u
983 #define CYDEV_PRTDSI_PRT1_OE_SEL0 0x4000520au
984 #define CYDEV_PRTDSI_PRT1_OE_SEL1 0x4000520bu
985 #define CYDEV_PRTDSI_PRT1_DBL_SYNC_IN 0x4000520cu
986 #define CYDEV_PRTDSI_PRT1_SYNC_OUT 0x4000520du
987 #define CYDEV_PRTDSI_PRT1_CAPS_SEL 0x4000520eu
988 #define CYDEV_PRTDSI_PRT2_BASE 0x40005210u
989 #define CYDEV_PRTDSI_PRT2_SIZE 0x00000007u
990 #define CYDEV_PRTDSI_PRT2_OUT_SEL0 0x40005210u
991 #define CYDEV_PRTDSI_PRT2_OUT_SEL1 0x40005211u
992 #define CYDEV_PRTDSI_PRT2_OE_SEL0 0x40005212u
993 #define CYDEV_PRTDSI_PRT2_OE_SEL1 0x40005213u
994 #define CYDEV_PRTDSI_PRT2_DBL_SYNC_IN 0x40005214u
995 #define CYDEV_PRTDSI_PRT2_SYNC_OUT 0x40005215u
996 #define CYDEV_PRTDSI_PRT2_CAPS_SEL 0x40005216u
997 #define CYDEV_PRTDSI_PRT3_BASE 0x40005218u
998 #define CYDEV_PRTDSI_PRT3_SIZE 0x00000007u
999 #define CYDEV_PRTDSI_PRT3_OUT_SEL0 0x40005218u
1000 #define CYDEV_PRTDSI_PRT3_OUT_SEL1 0x40005219u
1001 #define CYDEV_PRTDSI_PRT3_OE_SEL0 0x4000521au
1002 #define CYDEV_PRTDSI_PRT3_OE_SEL1 0x4000521bu
1003 #define CYDEV_PRTDSI_PRT3_DBL_SYNC_IN 0x4000521cu
1004 #define CYDEV_PRTDSI_PRT3_SYNC_OUT 0x4000521du
1005 #define CYDEV_PRTDSI_PRT3_CAPS_SEL 0x4000521eu
1006 #define CYDEV_PRTDSI_PRT4_BASE 0x40005220u
1007 #define CYDEV_PRTDSI_PRT4_SIZE 0x00000007u
1008 #define CYDEV_PRTDSI_PRT4_OUT_SEL0 0x40005220u
1009 #define CYDEV_PRTDSI_PRT4_OUT_SEL1 0x40005221u
1010 #define CYDEV_PRTDSI_PRT4_OE_SEL0 0x40005222u
1011 #define CYDEV_PRTDSI_PRT4_OE_SEL1 0x40005223u
1012 #define CYDEV_PRTDSI_PRT4_DBL_SYNC_IN 0x40005224u
1013 #define CYDEV_PRTDSI_PRT4_SYNC_OUT 0x40005225u
1014 #define CYDEV_PRTDSI_PRT4_CAPS_SEL 0x40005226u
1015 #define CYDEV_PRTDSI_PRT5_BASE 0x40005228u
1016 #define CYDEV_PRTDSI_PRT5_SIZE 0x00000007u
1017 #define CYDEV_PRTDSI_PRT5_OUT_SEL0 0x40005228u
1018 #define CYDEV_PRTDSI_PRT5_OUT_SEL1 0x40005229u
1019 #define CYDEV_PRTDSI_PRT5_OE_SEL0 0x4000522au
1020 #define CYDEV_PRTDSI_PRT5_OE_SEL1 0x4000522bu
1021 #define CYDEV_PRTDSI_PRT5_DBL_SYNC_IN 0x4000522cu
1022 #define CYDEV_PRTDSI_PRT5_SYNC_OUT 0x4000522du
1023 #define CYDEV_PRTDSI_PRT5_CAPS_SEL 0x4000522eu
1024 #define CYDEV_PRTDSI_PRT6_BASE 0x40005230u
1025 #define CYDEV_PRTDSI_PRT6_SIZE 0x00000007u
1026 #define CYDEV_PRTDSI_PRT6_OUT_SEL0 0x40005230u
1027 #define CYDEV_PRTDSI_PRT6_OUT_SEL1 0x40005231u
1028 #define CYDEV_PRTDSI_PRT6_OE_SEL0 0x40005232u
1029 #define CYDEV_PRTDSI_PRT6_OE_SEL1 0x40005233u
1030 #define CYDEV_PRTDSI_PRT6_DBL_SYNC_IN 0x40005234u
1031 #define CYDEV_PRTDSI_PRT6_SYNC_OUT 0x40005235u
1032 #define CYDEV_PRTDSI_PRT6_CAPS_SEL 0x40005236u
1033 #define CYDEV_PRTDSI_PRT12_BASE 0x40005260u
1034 #define CYDEV_PRTDSI_PRT12_SIZE 0x00000006u
1035 #define CYDEV_PRTDSI_PRT12_OUT_SEL0 0x40005260u
1036 #define CYDEV_PRTDSI_PRT12_OUT_SEL1 0x40005261u
1037 #define CYDEV_PRTDSI_PRT12_OE_SEL0 0x40005262u
1038 #define CYDEV_PRTDSI_PRT12_OE_SEL1 0x40005263u
1039 #define CYDEV_PRTDSI_PRT12_DBL_SYNC_IN 0x40005264u
1040 #define CYDEV_PRTDSI_PRT12_SYNC_OUT 0x40005265u
1041 #define CYDEV_PRTDSI_PRT15_BASE 0x40005278u
1042 #define CYDEV_PRTDSI_PRT15_SIZE 0x00000007u
1043 #define CYDEV_PRTDSI_PRT15_OUT_SEL0 0x40005278u
1044 #define CYDEV_PRTDSI_PRT15_OUT_SEL1 0x40005279u
1045 #define CYDEV_PRTDSI_PRT15_OE_SEL0 0x4000527au
1046 #define CYDEV_PRTDSI_PRT15_OE_SEL1 0x4000527bu
1047 #define CYDEV_PRTDSI_PRT15_DBL_SYNC_IN 0x4000527cu
1048 #define CYDEV_PRTDSI_PRT15_SYNC_OUT 0x4000527du
1049 #define CYDEV_PRTDSI_PRT15_CAPS_SEL 0x4000527eu
1050 #define CYDEV_EMIF_BASE 0x40005400u
1051 #define CYDEV_EMIF_SIZE 0x00000007u
1052 #define CYDEV_EMIF_NO_UDB 0x40005400u
1053 #define CYDEV_EMIF_RP_WAIT_STATES 0x40005401u
1054 #define CYDEV_EMIF_MEM_DWN 0x40005402u
1055 #define CYDEV_EMIF_MEMCLK_DIV 0x40005403u
1056 #define CYDEV_EMIF_CLOCK_EN 0x40005404u
1057 #define CYDEV_EMIF_EM_TYPE 0x40005405u
1058 #define CYDEV_EMIF_WP_WAIT_STATES 0x40005406u
1059 #define CYDEV_ANAIF_BASE 0x40005800u
1060 #define CYDEV_ANAIF_SIZE 0x000003a9u
1061 #define CYDEV_ANAIF_CFG_BASE 0x40005800u
1062 #define CYDEV_ANAIF_CFG_SIZE 0x0000010fu
1063 #define CYDEV_ANAIF_CFG_SC0_BASE 0x40005800u
1064 #define CYDEV_ANAIF_CFG_SC0_SIZE 0x00000003u
1065 #define CYDEV_ANAIF_CFG_SC0_CR0 0x40005800u
1066 #define CYDEV_ANAIF_CFG_SC0_CR1 0x40005801u
1067 #define CYDEV_ANAIF_CFG_SC0_CR2 0x40005802u
1068 #define CYDEV_ANAIF_CFG_SC1_BASE 0x40005804u
1069 #define CYDEV_ANAIF_CFG_SC1_SIZE 0x00000003u
1070 #define CYDEV_ANAIF_CFG_SC1_CR0 0x40005804u
1071 #define CYDEV_ANAIF_CFG_SC1_CR1 0x40005805u
1072 #define CYDEV_ANAIF_CFG_SC1_CR2 0x40005806u
1073 #define CYDEV_ANAIF_CFG_SC2_BASE 0x40005808u
1074 #define CYDEV_ANAIF_CFG_SC2_SIZE 0x00000003u
1075 #define CYDEV_ANAIF_CFG_SC2_CR0 0x40005808u
1076 #define CYDEV_ANAIF_CFG_SC2_CR1 0x40005809u
1077 #define CYDEV_ANAIF_CFG_SC2_CR2 0x4000580au
1078 #define CYDEV_ANAIF_CFG_SC3_BASE 0x4000580cu
1079 #define CYDEV_ANAIF_CFG_SC3_SIZE 0x00000003u
1080 #define CYDEV_ANAIF_CFG_SC3_CR0 0x4000580cu
1081 #define CYDEV_ANAIF_CFG_SC3_CR1 0x4000580du
1082 #define CYDEV_ANAIF_CFG_SC3_CR2 0x4000580eu
1083 #define CYDEV_ANAIF_CFG_DAC0_BASE 0x40005820u
1084 #define CYDEV_ANAIF_CFG_DAC0_SIZE 0x00000003u
1085 #define CYDEV_ANAIF_CFG_DAC0_CR0 0x40005820u
1086 #define CYDEV_ANAIF_CFG_DAC0_CR1 0x40005821u
1087 #define CYDEV_ANAIF_CFG_DAC0_TST 0x40005822u
1088 #define CYDEV_ANAIF_CFG_DAC1_BASE 0x40005824u
1089 #define CYDEV_ANAIF_CFG_DAC1_SIZE 0x00000003u
1090 #define CYDEV_ANAIF_CFG_DAC1_CR0 0x40005824u
1091 #define CYDEV_ANAIF_CFG_DAC1_CR1 0x40005825u
1092 #define CYDEV_ANAIF_CFG_DAC1_TST 0x40005826u
1093 #define CYDEV_ANAIF_CFG_DAC2_BASE 0x40005828u
1094 #define CYDEV_ANAIF_CFG_DAC2_SIZE 0x00000003u
1095 #define CYDEV_ANAIF_CFG_DAC2_CR0 0x40005828u
1096 #define CYDEV_ANAIF_CFG_DAC2_CR1 0x40005829u
1097 #define CYDEV_ANAIF_CFG_DAC2_TST 0x4000582au
1098 #define CYDEV_ANAIF_CFG_DAC3_BASE 0x4000582cu
1099 #define CYDEV_ANAIF_CFG_DAC3_SIZE 0x00000003u
1100 #define CYDEV_ANAIF_CFG_DAC3_CR0 0x4000582cu
1101 #define CYDEV_ANAIF_CFG_DAC3_CR1 0x4000582du
1102 #define CYDEV_ANAIF_CFG_DAC3_TST 0x4000582eu
1103 #define CYDEV_ANAIF_CFG_CMP0_BASE 0x40005840u
1104 #define CYDEV_ANAIF_CFG_CMP0_SIZE 0x00000001u
1105 #define CYDEV_ANAIF_CFG_CMP0_CR 0x40005840u
1106 #define CYDEV_ANAIF_CFG_CMP1_BASE 0x40005841u
1107 #define CYDEV_ANAIF_CFG_CMP1_SIZE 0x00000001u
1108 #define CYDEV_ANAIF_CFG_CMP1_CR 0x40005841u
1109 #define CYDEV_ANAIF_CFG_CMP2_BASE 0x40005842u
1110 #define CYDEV_ANAIF_CFG_CMP2_SIZE 0x00000001u
1111 #define CYDEV_ANAIF_CFG_CMP2_CR 0x40005842u
1112 #define CYDEV_ANAIF_CFG_CMP3_BASE 0x40005843u
1113 #define CYDEV_ANAIF_CFG_CMP3_SIZE 0x00000001u
1114 #define CYDEV_ANAIF_CFG_CMP3_CR 0x40005843u
1115 #define CYDEV_ANAIF_CFG_LUT0_BASE 0x40005848u
1116 #define CYDEV_ANAIF_CFG_LUT0_SIZE 0x00000002u
1117 #define CYDEV_ANAIF_CFG_LUT0_CR 0x40005848u
1118 #define CYDEV_ANAIF_CFG_LUT0_MX 0x40005849u
1119 #define CYDEV_ANAIF_CFG_LUT1_BASE 0x4000584au
1120 #define CYDEV_ANAIF_CFG_LUT1_SIZE 0x00000002u
1121 #define CYDEV_ANAIF_CFG_LUT1_CR 0x4000584au
1122 #define CYDEV_ANAIF_CFG_LUT1_MX 0x4000584bu
1123 #define CYDEV_ANAIF_CFG_LUT2_BASE 0x4000584cu
1124 #define CYDEV_ANAIF_CFG_LUT2_SIZE 0x00000002u
1125 #define CYDEV_ANAIF_CFG_LUT2_CR 0x4000584cu
1126 #define CYDEV_ANAIF_CFG_LUT2_MX 0x4000584du
1127 #define CYDEV_ANAIF_CFG_LUT3_BASE 0x4000584eu
1128 #define CYDEV_ANAIF_CFG_LUT3_SIZE 0x00000002u
1129 #define CYDEV_ANAIF_CFG_LUT3_CR 0x4000584eu
1130 #define CYDEV_ANAIF_CFG_LUT3_MX 0x4000584fu
1131 #define CYDEV_ANAIF_CFG_OPAMP0_BASE 0x40005858u
1132 #define CYDEV_ANAIF_CFG_OPAMP0_SIZE 0x00000002u
1133 #define CYDEV_ANAIF_CFG_OPAMP0_CR 0x40005858u
1134 #define CYDEV_ANAIF_CFG_OPAMP0_RSVD 0x40005859u
1135 #define CYDEV_ANAIF_CFG_OPAMP1_BASE 0x4000585au
1136 #define CYDEV_ANAIF_CFG_OPAMP1_SIZE 0x00000002u
1137 #define CYDEV_ANAIF_CFG_OPAMP1_CR 0x4000585au
1138 #define CYDEV_ANAIF_CFG_OPAMP1_RSVD 0x4000585bu
1139 #define CYDEV_ANAIF_CFG_OPAMP2_BASE 0x4000585cu
1140 #define CYDEV_ANAIF_CFG_OPAMP2_SIZE 0x00000002u
1141 #define CYDEV_ANAIF_CFG_OPAMP2_CR 0x4000585cu
1142 #define CYDEV_ANAIF_CFG_OPAMP2_RSVD 0x4000585du
1143 #define CYDEV_ANAIF_CFG_OPAMP3_BASE 0x4000585eu
1144 #define CYDEV_ANAIF_CFG_OPAMP3_SIZE 0x00000002u
1145 #define CYDEV_ANAIF_CFG_OPAMP3_CR 0x4000585eu
1146 #define CYDEV_ANAIF_CFG_OPAMP3_RSVD 0x4000585fu
1147 #define CYDEV_ANAIF_CFG_LCDDAC_BASE 0x40005868u
1148 #define CYDEV_ANAIF_CFG_LCDDAC_SIZE 0x00000002u
1149 #define CYDEV_ANAIF_CFG_LCDDAC_CR0 0x40005868u
1150 #define CYDEV_ANAIF_CFG_LCDDAC_CR1 0x40005869u
1151 #define CYDEV_ANAIF_CFG_LCDDRV_BASE 0x4000586au
1152 #define CYDEV_ANAIF_CFG_LCDDRV_SIZE 0x00000001u
1153 #define CYDEV_ANAIF_CFG_LCDDRV_CR 0x4000586au
1154 #define CYDEV_ANAIF_CFG_LCDTMR_BASE 0x4000586bu
1155 #define CYDEV_ANAIF_CFG_LCDTMR_SIZE 0x00000001u
1156 #define CYDEV_ANAIF_CFG_LCDTMR_CFG 0x4000586bu
1157 #define CYDEV_ANAIF_CFG_BG_BASE 0x4000586cu
1158 #define CYDEV_ANAIF_CFG_BG_SIZE 0x00000004u
1159 #define CYDEV_ANAIF_CFG_BG_CR0 0x4000586cu
1160 #define CYDEV_ANAIF_CFG_BG_RSVD 0x4000586du
1161 #define CYDEV_ANAIF_CFG_BG_DFT0 0x4000586eu
1162 #define CYDEV_ANAIF_CFG_BG_DFT1 0x4000586fu
1163 #define CYDEV_ANAIF_CFG_CAPSL_BASE 0x40005870u
1164 #define CYDEV_ANAIF_CFG_CAPSL_SIZE 0x00000002u
1165 #define CYDEV_ANAIF_CFG_CAPSL_CFG0 0x40005870u
1166 #define CYDEV_ANAIF_CFG_CAPSL_CFG1 0x40005871u
1167 #define CYDEV_ANAIF_CFG_CAPSR_BASE 0x40005872u
1168 #define CYDEV_ANAIF_CFG_CAPSR_SIZE 0x00000002u
1169 #define CYDEV_ANAIF_CFG_CAPSR_CFG0 0x40005872u
1170 #define CYDEV_ANAIF_CFG_CAPSR_CFG1 0x40005873u
1171 #define CYDEV_ANAIF_CFG_PUMP_BASE 0x40005876u
1172 #define CYDEV_ANAIF_CFG_PUMP_SIZE 0x00000002u
1173 #define CYDEV_ANAIF_CFG_PUMP_CR0 0x40005876u
1174 #define CYDEV_ANAIF_CFG_PUMP_CR1 0x40005877u
1175 #define CYDEV_ANAIF_CFG_LPF0_BASE 0x40005878u
1176 #define CYDEV_ANAIF_CFG_LPF0_SIZE 0x00000002u
1177 #define CYDEV_ANAIF_CFG_LPF0_CR0 0x40005878u
1178 #define CYDEV_ANAIF_CFG_LPF0_RSVD 0x40005879u
1179 #define CYDEV_ANAIF_CFG_LPF1_BASE 0x4000587au
1180 #define CYDEV_ANAIF_CFG_LPF1_SIZE 0x00000002u
1181 #define CYDEV_ANAIF_CFG_LPF1_CR0 0x4000587au
1182 #define CYDEV_ANAIF_CFG_LPF1_RSVD 0x4000587bu
1183 #define CYDEV_ANAIF_CFG_MISC_BASE 0x4000587cu
1184 #define CYDEV_ANAIF_CFG_MISC_SIZE 0x00000001u
1185 #define CYDEV_ANAIF_CFG_MISC_CR0 0x4000587cu
1186 #define CYDEV_ANAIF_CFG_DSM0_BASE 0x40005880u
1187 #define CYDEV_ANAIF_CFG_DSM0_SIZE 0x00000020u
1188 #define CYDEV_ANAIF_CFG_DSM0_CR0 0x40005880u
1189 #define CYDEV_ANAIF_CFG_DSM0_CR1 0x40005881u
1190 #define CYDEV_ANAIF_CFG_DSM0_CR2 0x40005882u
1191 #define CYDEV_ANAIF_CFG_DSM0_CR3 0x40005883u
1192 #define CYDEV_ANAIF_CFG_DSM0_CR4 0x40005884u
1193 #define CYDEV_ANAIF_CFG_DSM0_CR5 0x40005885u
1194 #define CYDEV_ANAIF_CFG_DSM0_CR6 0x40005886u
1195 #define CYDEV_ANAIF_CFG_DSM0_CR7 0x40005887u
1196 #define CYDEV_ANAIF_CFG_DSM0_CR8 0x40005888u
1197 #define CYDEV_ANAIF_CFG_DSM0_CR9 0x40005889u
1198 #define CYDEV_ANAIF_CFG_DSM0_CR10 0x4000588au
1199 #define CYDEV_ANAIF_CFG_DSM0_CR11 0x4000588bu
1200 #define CYDEV_ANAIF_CFG_DSM0_CR12 0x4000588cu
1201 #define CYDEV_ANAIF_CFG_DSM0_CR13 0x4000588du
1202 #define CYDEV_ANAIF_CFG_DSM0_CR14 0x4000588eu
1203 #define CYDEV_ANAIF_CFG_DSM0_CR15 0x4000588fu
1204 #define CYDEV_ANAIF_CFG_DSM0_CR16 0x40005890u
1205 #define CYDEV_ANAIF_CFG_DSM0_CR17 0x40005891u
1206 #define CYDEV_ANAIF_CFG_DSM0_REF0 0x40005892u
1207 #define CYDEV_ANAIF_CFG_DSM0_REF1 0x40005893u
1208 #define CYDEV_ANAIF_CFG_DSM0_REF2 0x40005894u
1209 #define CYDEV_ANAIF_CFG_DSM0_REF3 0x40005895u
1210 #define CYDEV_ANAIF_CFG_DSM0_DEM0 0x40005896u
1211 #define CYDEV_ANAIF_CFG_DSM0_DEM1 0x40005897u
1212 #define CYDEV_ANAIF_CFG_DSM0_TST0 0x40005898u
1213 #define CYDEV_ANAIF_CFG_DSM0_TST1 0x40005899u
1214 #define CYDEV_ANAIF_CFG_DSM0_BUF0 0x4000589au
1215 #define CYDEV_ANAIF_CFG_DSM0_BUF1 0x4000589bu
1216 #define CYDEV_ANAIF_CFG_DSM0_BUF2 0x4000589cu
1217 #define CYDEV_ANAIF_CFG_DSM0_BUF3 0x4000589du
1218 #define CYDEV_ANAIF_CFG_DSM0_MISC 0x4000589eu
1219 #define CYDEV_ANAIF_CFG_DSM0_RSVD1 0x4000589fu
1220 #define CYDEV_ANAIF_CFG_SAR0_BASE 0x40005900u
1221 #define CYDEV_ANAIF_CFG_SAR0_SIZE 0x00000007u
1222 #define CYDEV_ANAIF_CFG_SAR0_CSR0 0x40005900u
1223 #define CYDEV_ANAIF_CFG_SAR0_CSR1 0x40005901u
1224 #define CYDEV_ANAIF_CFG_SAR0_CSR2 0x40005902u
1225 #define CYDEV_ANAIF_CFG_SAR0_CSR3 0x40005903u
1226 #define CYDEV_ANAIF_CFG_SAR0_CSR4 0x40005904u
1227 #define CYDEV_ANAIF_CFG_SAR0_CSR5 0x40005905u
1228 #define CYDEV_ANAIF_CFG_SAR0_CSR6 0x40005906u
1229 #define CYDEV_ANAIF_CFG_SAR1_BASE 0x40005908u
1230 #define CYDEV_ANAIF_CFG_SAR1_SIZE 0x00000007u
1231 #define CYDEV_ANAIF_CFG_SAR1_CSR0 0x40005908u
1232 #define CYDEV_ANAIF_CFG_SAR1_CSR1 0x40005909u
1233 #define CYDEV_ANAIF_CFG_SAR1_CSR2 0x4000590au
1234 #define CYDEV_ANAIF_CFG_SAR1_CSR3 0x4000590bu
1235 #define CYDEV_ANAIF_CFG_SAR1_CSR4 0x4000590cu
1236 #define CYDEV_ANAIF_CFG_SAR1_CSR5 0x4000590du
1237 #define CYDEV_ANAIF_CFG_SAR1_CSR6 0x4000590eu
1238 #define CYDEV_ANAIF_RT_BASE 0x40005a00u
1239 #define CYDEV_ANAIF_RT_SIZE 0x00000162u
1240 #define CYDEV_ANAIF_RT_SC0_BASE 0x40005a00u
1241 #define CYDEV_ANAIF_RT_SC0_SIZE 0x0000000du
1242 #define CYDEV_ANAIF_RT_SC0_SW0 0x40005a00u
1243 #define CYDEV_ANAIF_RT_SC0_SW2 0x40005a02u
1244 #define CYDEV_ANAIF_RT_SC0_SW3 0x40005a03u
1245 #define CYDEV_ANAIF_RT_SC0_SW4 0x40005a04u
1246 #define CYDEV_ANAIF_RT_SC0_SW6 0x40005a06u
1247 #define CYDEV_ANAIF_RT_SC0_SW7 0x40005a07u
1248 #define CYDEV_ANAIF_RT_SC0_SW8 0x40005a08u
1249 #define CYDEV_ANAIF_RT_SC0_SW10 0x40005a0au
1250 #define CYDEV_ANAIF_RT_SC0_CLK 0x40005a0bu
1251 #define CYDEV_ANAIF_RT_SC0_BST 0x40005a0cu
1252 #define CYDEV_ANAIF_RT_SC1_BASE 0x40005a10u
1253 #define CYDEV_ANAIF_RT_SC1_SIZE 0x0000000du
1254 #define CYDEV_ANAIF_RT_SC1_SW0 0x40005a10u
1255 #define CYDEV_ANAIF_RT_SC1_SW2 0x40005a12u
1256 #define CYDEV_ANAIF_RT_SC1_SW3 0x40005a13u
1257 #define CYDEV_ANAIF_RT_SC1_SW4 0x40005a14u
1258 #define CYDEV_ANAIF_RT_SC1_SW6 0x40005a16u
1259 #define CYDEV_ANAIF_RT_SC1_SW7 0x40005a17u
1260 #define CYDEV_ANAIF_RT_SC1_SW8 0x40005a18u
1261 #define CYDEV_ANAIF_RT_SC1_SW10 0x40005a1au
1262 #define CYDEV_ANAIF_RT_SC1_CLK 0x40005a1bu
1263 #define CYDEV_ANAIF_RT_SC1_BST 0x40005a1cu
1264 #define CYDEV_ANAIF_RT_SC2_BASE 0x40005a20u
1265 #define CYDEV_ANAIF_RT_SC2_SIZE 0x0000000du
1266 #define CYDEV_ANAIF_RT_SC2_SW0 0x40005a20u
1267 #define CYDEV_ANAIF_RT_SC2_SW2 0x40005a22u
1268 #define CYDEV_ANAIF_RT_SC2_SW3 0x40005a23u
1269 #define CYDEV_ANAIF_RT_SC2_SW4 0x40005a24u
1270 #define CYDEV_ANAIF_RT_SC2_SW6 0x40005a26u
1271 #define CYDEV_ANAIF_RT_SC2_SW7 0x40005a27u
1272 #define CYDEV_ANAIF_RT_SC2_SW8 0x40005a28u
1273 #define CYDEV_ANAIF_RT_SC2_SW10 0x40005a2au
1274 #define CYDEV_ANAIF_RT_SC2_CLK 0x40005a2bu
1275 #define CYDEV_ANAIF_RT_SC2_BST 0x40005a2cu
1276 #define CYDEV_ANAIF_RT_SC3_BASE 0x40005a30u
1277 #define CYDEV_ANAIF_RT_SC3_SIZE 0x0000000du
1278 #define CYDEV_ANAIF_RT_SC3_SW0 0x40005a30u
1279 #define CYDEV_ANAIF_RT_SC3_SW2 0x40005a32u
1280 #define CYDEV_ANAIF_RT_SC3_SW3 0x40005a33u
1281 #define CYDEV_ANAIF_RT_SC3_SW4 0x40005a34u
1282 #define CYDEV_ANAIF_RT_SC3_SW6 0x40005a36u
1283 #define CYDEV_ANAIF_RT_SC3_SW7 0x40005a37u
1284 #define CYDEV_ANAIF_RT_SC3_SW8 0x40005a38u
1285 #define CYDEV_ANAIF_RT_SC3_SW10 0x40005a3au
1286 #define CYDEV_ANAIF_RT_SC3_CLK 0x40005a3bu
1287 #define CYDEV_ANAIF_RT_SC3_BST 0x40005a3cu
1288 #define CYDEV_ANAIF_RT_DAC0_BASE 0x40005a80u
1289 #define CYDEV_ANAIF_RT_DAC0_SIZE 0x00000008u
1290 #define CYDEV_ANAIF_RT_DAC0_SW0 0x40005a80u
1291 #define CYDEV_ANAIF_RT_DAC0_SW2 0x40005a82u
1292 #define CYDEV_ANAIF_RT_DAC0_SW3 0x40005a83u
1293 #define CYDEV_ANAIF_RT_DAC0_SW4 0x40005a84u
1294 #define CYDEV_ANAIF_RT_DAC0_STROBE 0x40005a87u
1295 #define CYDEV_ANAIF_RT_DAC1_BASE 0x40005a88u
1296 #define CYDEV_ANAIF_RT_DAC1_SIZE 0x00000008u
1297 #define CYDEV_ANAIF_RT_DAC1_SW0 0x40005a88u
1298 #define CYDEV_ANAIF_RT_DAC1_SW2 0x40005a8au
1299 #define CYDEV_ANAIF_RT_DAC1_SW3 0x40005a8bu
1300 #define CYDEV_ANAIF_RT_DAC1_SW4 0x40005a8cu
1301 #define CYDEV_ANAIF_RT_DAC1_STROBE 0x40005a8fu
1302 #define CYDEV_ANAIF_RT_DAC2_BASE 0x40005a90u
1303 #define CYDEV_ANAIF_RT_DAC2_SIZE 0x00000008u
1304 #define CYDEV_ANAIF_RT_DAC2_SW0 0x40005a90u
1305 #define CYDEV_ANAIF_RT_DAC2_SW2 0x40005a92u
1306 #define CYDEV_ANAIF_RT_DAC2_SW3 0x40005a93u
1307 #define CYDEV_ANAIF_RT_DAC2_SW4 0x40005a94u
1308 #define CYDEV_ANAIF_RT_DAC2_STROBE 0x40005a97u
1309 #define CYDEV_ANAIF_RT_DAC3_BASE 0x40005a98u
1310 #define CYDEV_ANAIF_RT_DAC3_SIZE 0x00000008u
1311 #define CYDEV_ANAIF_RT_DAC3_SW0 0x40005a98u
1312 #define CYDEV_ANAIF_RT_DAC3_SW2 0x40005a9au
1313 #define CYDEV_ANAIF_RT_DAC3_SW3 0x40005a9bu
1314 #define CYDEV_ANAIF_RT_DAC3_SW4 0x40005a9cu
1315 #define CYDEV_ANAIF_RT_DAC3_STROBE 0x40005a9fu
1316 #define CYDEV_ANAIF_RT_CMP0_BASE 0x40005ac0u
1317 #define CYDEV_ANAIF_RT_CMP0_SIZE 0x00000008u
1318 #define CYDEV_ANAIF_RT_CMP0_SW0 0x40005ac0u
1319 #define CYDEV_ANAIF_RT_CMP0_SW2 0x40005ac2u
1320 #define CYDEV_ANAIF_RT_CMP0_SW3 0x40005ac3u
1321 #define CYDEV_ANAIF_RT_CMP0_SW4 0x40005ac4u
1322 #define CYDEV_ANAIF_RT_CMP0_SW6 0x40005ac6u
1323 #define CYDEV_ANAIF_RT_CMP0_CLK 0x40005ac7u
1324 #define CYDEV_ANAIF_RT_CMP1_BASE 0x40005ac8u
1325 #define CYDEV_ANAIF_RT_CMP1_SIZE 0x00000008u
1326 #define CYDEV_ANAIF_RT_CMP1_SW0 0x40005ac8u
1327 #define CYDEV_ANAIF_RT_CMP1_SW2 0x40005acau
1328 #define CYDEV_ANAIF_RT_CMP1_SW3 0x40005acbu
1329 #define CYDEV_ANAIF_RT_CMP1_SW4 0x40005accu
1330 #define CYDEV_ANAIF_RT_CMP1_SW6 0x40005aceu
1331 #define CYDEV_ANAIF_RT_CMP1_CLK 0x40005acfu
1332 #define CYDEV_ANAIF_RT_CMP2_BASE 0x40005ad0u
1333 #define CYDEV_ANAIF_RT_CMP2_SIZE 0x00000008u
1334 #define CYDEV_ANAIF_RT_CMP2_SW0 0x40005ad0u
1335 #define CYDEV_ANAIF_RT_CMP2_SW2 0x40005ad2u
1336 #define CYDEV_ANAIF_RT_CMP2_SW3 0x40005ad3u
1337 #define CYDEV_ANAIF_RT_CMP2_SW4 0x40005ad4u
1338 #define CYDEV_ANAIF_RT_CMP2_SW6 0x40005ad6u
1339 #define CYDEV_ANAIF_RT_CMP2_CLK 0x40005ad7u
1340 #define CYDEV_ANAIF_RT_CMP3_BASE 0x40005ad8u
1341 #define CYDEV_ANAIF_RT_CMP3_SIZE 0x00000008u
1342 #define CYDEV_ANAIF_RT_CMP3_SW0 0x40005ad8u
1343 #define CYDEV_ANAIF_RT_CMP3_SW2 0x40005adau
1344 #define CYDEV_ANAIF_RT_CMP3_SW3 0x40005adbu
1345 #define CYDEV_ANAIF_RT_CMP3_SW4 0x40005adcu
1346 #define CYDEV_ANAIF_RT_CMP3_SW6 0x40005adeu
1347 #define CYDEV_ANAIF_RT_CMP3_CLK 0x40005adfu
1348 #define CYDEV_ANAIF_RT_DSM0_BASE 0x40005b00u
1349 #define CYDEV_ANAIF_RT_DSM0_SIZE 0x00000008u
1350 #define CYDEV_ANAIF_RT_DSM0_SW0 0x40005b00u
1351 #define CYDEV_ANAIF_RT_DSM0_SW2 0x40005b02u
1352 #define CYDEV_ANAIF_RT_DSM0_SW3 0x40005b03u
1353 #define CYDEV_ANAIF_RT_DSM0_SW4 0x40005b04u
1354 #define CYDEV_ANAIF_RT_DSM0_SW6 0x40005b06u
1355 #define CYDEV_ANAIF_RT_DSM0_CLK 0x40005b07u
1356 #define CYDEV_ANAIF_RT_SAR0_BASE 0x40005b20u
1357 #define CYDEV_ANAIF_RT_SAR0_SIZE 0x00000008u
1358 #define CYDEV_ANAIF_RT_SAR0_SW0 0x40005b20u
1359 #define CYDEV_ANAIF_RT_SAR0_SW2 0x40005b22u
1360 #define CYDEV_ANAIF_RT_SAR0_SW3 0x40005b23u
1361 #define CYDEV_ANAIF_RT_SAR0_SW4 0x40005b24u
1362 #define CYDEV_ANAIF_RT_SAR0_SW6 0x40005b26u
1363 #define CYDEV_ANAIF_RT_SAR0_CLK 0x40005b27u
1364 #define CYDEV_ANAIF_RT_SAR1_BASE 0x40005b28u
1365 #define CYDEV_ANAIF_RT_SAR1_SIZE 0x00000008u
1366 #define CYDEV_ANAIF_RT_SAR1_SW0 0x40005b28u
1367 #define CYDEV_ANAIF_RT_SAR1_SW2 0x40005b2au
1368 #define CYDEV_ANAIF_RT_SAR1_SW3 0x40005b2bu
1369 #define CYDEV_ANAIF_RT_SAR1_SW4 0x40005b2cu
1370 #define CYDEV_ANAIF_RT_SAR1_SW6 0x40005b2eu
1371 #define CYDEV_ANAIF_RT_SAR1_CLK 0x40005b2fu
1372 #define CYDEV_ANAIF_RT_OPAMP0_BASE 0x40005b40u
1373 #define CYDEV_ANAIF_RT_OPAMP0_SIZE 0x00000002u
1374 #define CYDEV_ANAIF_RT_OPAMP0_MX 0x40005b40u
1375 #define CYDEV_ANAIF_RT_OPAMP0_SW 0x40005b41u
1376 #define CYDEV_ANAIF_RT_OPAMP1_BASE 0x40005b42u
1377 #define CYDEV_ANAIF_RT_OPAMP1_SIZE 0x00000002u
1378 #define CYDEV_ANAIF_RT_OPAMP1_MX 0x40005b42u
1379 #define CYDEV_ANAIF_RT_OPAMP1_SW 0x40005b43u
1380 #define CYDEV_ANAIF_RT_OPAMP2_BASE 0x40005b44u
1381 #define CYDEV_ANAIF_RT_OPAMP2_SIZE 0x00000002u
1382 #define CYDEV_ANAIF_RT_OPAMP2_MX 0x40005b44u
1383 #define CYDEV_ANAIF_RT_OPAMP2_SW 0x40005b45u
1384 #define CYDEV_ANAIF_RT_OPAMP3_BASE 0x40005b46u
1385 #define CYDEV_ANAIF_RT_OPAMP3_SIZE 0x00000002u
1386 #define CYDEV_ANAIF_RT_OPAMP3_MX 0x40005b46u
1387 #define CYDEV_ANAIF_RT_OPAMP3_SW 0x40005b47u
1388 #define CYDEV_ANAIF_RT_LCDDAC_BASE 0x40005b50u
1389 #define CYDEV_ANAIF_RT_LCDDAC_SIZE 0x00000005u
1390 #define CYDEV_ANAIF_RT_LCDDAC_SW0 0x40005b50u
1391 #define CYDEV_ANAIF_RT_LCDDAC_SW1 0x40005b51u
1392 #define CYDEV_ANAIF_RT_LCDDAC_SW2 0x40005b52u
1393 #define CYDEV_ANAIF_RT_LCDDAC_SW3 0x40005b53u
1394 #define CYDEV_ANAIF_RT_LCDDAC_SW4 0x40005b54u
1395 #define CYDEV_ANAIF_RT_SC_BASE 0x40005b56u
1396 #define CYDEV_ANAIF_RT_SC_SIZE 0x00000001u
1397 #define CYDEV_ANAIF_RT_SC_MISC 0x40005b56u
1398 #define CYDEV_ANAIF_RT_BUS_BASE 0x40005b58u
1399 #define CYDEV_ANAIF_RT_BUS_SIZE 0x00000004u
1400 #define CYDEV_ANAIF_RT_BUS_SW0 0x40005b58u
1401 #define CYDEV_ANAIF_RT_BUS_SW2 0x40005b5au
1402 #define CYDEV_ANAIF_RT_BUS_SW3 0x40005b5bu
1403 #define CYDEV_ANAIF_RT_DFT_BASE 0x40005b5cu
1404 #define CYDEV_ANAIF_RT_DFT_SIZE 0x00000006u
1405 #define CYDEV_ANAIF_RT_DFT_CR0 0x40005b5cu
1406 #define CYDEV_ANAIF_RT_DFT_CR1 0x40005b5du
1407 #define CYDEV_ANAIF_RT_DFT_CR2 0x40005b5eu
1408 #define CYDEV_ANAIF_RT_DFT_CR3 0x40005b5fu
1409 #define CYDEV_ANAIF_RT_DFT_CR4 0x40005b60u
1410 #define CYDEV_ANAIF_RT_DFT_CR5 0x40005b61u
1411 #define CYDEV_ANAIF_WRK_BASE 0x40005b80u
1412 #define CYDEV_ANAIF_WRK_SIZE 0x00000029u
1413 #define CYDEV_ANAIF_WRK_DAC0_BASE 0x40005b80u
1414 #define CYDEV_ANAIF_WRK_DAC0_SIZE 0x00000001u
1415 #define CYDEV_ANAIF_WRK_DAC0_D 0x40005b80u
1416 #define CYDEV_ANAIF_WRK_DAC1_BASE 0x40005b81u
1417 #define CYDEV_ANAIF_WRK_DAC1_SIZE 0x00000001u
1418 #define CYDEV_ANAIF_WRK_DAC1_D 0x40005b81u
1419 #define CYDEV_ANAIF_WRK_DAC2_BASE 0x40005b82u
1420 #define CYDEV_ANAIF_WRK_DAC2_SIZE 0x00000001u
1421 #define CYDEV_ANAIF_WRK_DAC2_D 0x40005b82u
1422 #define CYDEV_ANAIF_WRK_DAC3_BASE 0x40005b83u
1423 #define CYDEV_ANAIF_WRK_DAC3_SIZE 0x00000001u
1424 #define CYDEV_ANAIF_WRK_DAC3_D 0x40005b83u
1425 #define CYDEV_ANAIF_WRK_DSM0_BASE 0x40005b88u
1426 #define CYDEV_ANAIF_WRK_DSM0_SIZE 0x00000002u
1427 #define CYDEV_ANAIF_WRK_DSM0_OUT0 0x40005b88u
1428 #define CYDEV_ANAIF_WRK_DSM0_OUT1 0x40005b89u
1429 #define CYDEV_ANAIF_WRK_LUT_BASE 0x40005b90u
1430 #define CYDEV_ANAIF_WRK_LUT_SIZE 0x00000005u
1431 #define CYDEV_ANAIF_WRK_LUT_SR 0x40005b90u
1432 #define CYDEV_ANAIF_WRK_LUT_WRK1 0x40005b91u
1433 #define CYDEV_ANAIF_WRK_LUT_MSK 0x40005b92u
1434 #define CYDEV_ANAIF_WRK_LUT_CLK 0x40005b93u
1435 #define CYDEV_ANAIF_WRK_LUT_CPTR 0x40005b94u
1436 #define CYDEV_ANAIF_WRK_CMP_BASE 0x40005b96u
1437 #define CYDEV_ANAIF_WRK_CMP_SIZE 0x00000002u
1438 #define CYDEV_ANAIF_WRK_CMP_WRK 0x40005b96u
1439 #define CYDEV_ANAIF_WRK_CMP_TST 0x40005b97u
1440 #define CYDEV_ANAIF_WRK_SC_BASE 0x40005b98u
1441 #define CYDEV_ANAIF_WRK_SC_SIZE 0x00000005u
1442 #define CYDEV_ANAIF_WRK_SC_SR 0x40005b98u
1443 #define CYDEV_ANAIF_WRK_SC_WRK1 0x40005b99u
1444 #define CYDEV_ANAIF_WRK_SC_MSK 0x40005b9au
1445 #define CYDEV_ANAIF_WRK_SC_CMPINV 0x40005b9bu
1446 #define CYDEV_ANAIF_WRK_SC_CPTR 0x40005b9cu
1447 #define CYDEV_ANAIF_WRK_SAR0_BASE 0x40005ba0u
1448 #define CYDEV_ANAIF_WRK_SAR0_SIZE 0x00000002u
1449 #define CYDEV_ANAIF_WRK_SAR0_WRK0 0x40005ba0u
1450 #define CYDEV_ANAIF_WRK_SAR0_WRK1 0x40005ba1u
1451 #define CYDEV_ANAIF_WRK_SAR1_BASE 0x40005ba2u
1452 #define CYDEV_ANAIF_WRK_SAR1_SIZE 0x00000002u
1453 #define CYDEV_ANAIF_WRK_SAR1_WRK0 0x40005ba2u
1454 #define CYDEV_ANAIF_WRK_SAR1_WRK1 0x40005ba3u
1455 #define CYDEV_ANAIF_WRK_SARS_BASE 0x40005ba8u
1456 #define CYDEV_ANAIF_WRK_SARS_SIZE 0x00000001u
1457 #define CYDEV_ANAIF_WRK_SARS_SOF 0x40005ba8u
1458 #define CYDEV_USB_BASE 0x40006000u
1459 #define CYDEV_USB_SIZE 0x00000300u
1460 #define CYDEV_USB_EP0_DR0 0x40006000u
1461 #define CYDEV_USB_EP0_DR1 0x40006001u
1462 #define CYDEV_USB_EP0_DR2 0x40006002u
1463 #define CYDEV_USB_EP0_DR3 0x40006003u
1464 #define CYDEV_USB_EP0_DR4 0x40006004u
1465 #define CYDEV_USB_EP0_DR5 0x40006005u
1466 #define CYDEV_USB_EP0_DR6 0x40006006u
1467 #define CYDEV_USB_EP0_DR7 0x40006007u
1468 #define CYDEV_USB_CR0 0x40006008u
1469 #define CYDEV_USB_CR1 0x40006009u
1470 #define CYDEV_USB_SIE_EP_INT_EN 0x4000600au
1471 #define CYDEV_USB_SIE_EP_INT_SR 0x4000600bu
1472 #define CYDEV_USB_SIE_EP1_BASE 0x4000600cu
1473 #define CYDEV_USB_SIE_EP1_SIZE 0x00000003u
1474 #define CYDEV_USB_SIE_EP1_CNT0 0x4000600cu
1475 #define CYDEV_USB_SIE_EP1_CNT1 0x4000600du
1476 #define CYDEV_USB_SIE_EP1_CR0 0x4000600eu
1477 #define CYDEV_USB_USBIO_CR0 0x40006010u
1478 #define CYDEV_USB_USBIO_CR1 0x40006012u
1479 #define CYDEV_USB_DYN_RECONFIG 0x40006014u
1480 #define CYDEV_USB_SOF0 0x40006018u
1481 #define CYDEV_USB_SOF1 0x40006019u
1482 #define CYDEV_USB_SIE_EP2_BASE 0x4000601cu
1483 #define CYDEV_USB_SIE_EP2_SIZE 0x00000003u
1484 #define CYDEV_USB_SIE_EP2_CNT0 0x4000601cu
1485 #define CYDEV_USB_SIE_EP2_CNT1 0x4000601du
1486 #define CYDEV_USB_SIE_EP2_CR0 0x4000601eu
1487 #define CYDEV_USB_EP0_CR 0x40006028u
1488 #define CYDEV_USB_EP0_CNT 0x40006029u
1489 #define CYDEV_USB_SIE_EP3_BASE 0x4000602cu
1490 #define CYDEV_USB_SIE_EP3_SIZE 0x00000003u
1491 #define CYDEV_USB_SIE_EP3_CNT0 0x4000602cu
1492 #define CYDEV_USB_SIE_EP3_CNT1 0x4000602du
1493 #define CYDEV_USB_SIE_EP3_CR0 0x4000602eu
1494 #define CYDEV_USB_SIE_EP4_BASE 0x4000603cu
1495 #define CYDEV_USB_SIE_EP4_SIZE 0x00000003u
1496 #define CYDEV_USB_SIE_EP4_CNT0 0x4000603cu
1497 #define CYDEV_USB_SIE_EP4_CNT1 0x4000603du
1498 #define CYDEV_USB_SIE_EP4_CR0 0x4000603eu
1499 #define CYDEV_USB_SIE_EP5_BASE 0x4000604cu
1500 #define CYDEV_USB_SIE_EP5_SIZE 0x00000003u
1501 #define CYDEV_USB_SIE_EP5_CNT0 0x4000604cu
1502 #define CYDEV_USB_SIE_EP5_CNT1 0x4000604du
1503 #define CYDEV_USB_SIE_EP5_CR0 0x4000604eu
1504 #define CYDEV_USB_SIE_EP6_BASE 0x4000605cu
1505 #define CYDEV_USB_SIE_EP6_SIZE 0x00000003u
1506 #define CYDEV_USB_SIE_EP6_CNT0 0x4000605cu
1507 #define CYDEV_USB_SIE_EP6_CNT1 0x4000605du
1508 #define CYDEV_USB_SIE_EP6_CR0 0x4000605eu
1509 #define CYDEV_USB_SIE_EP7_BASE 0x4000606cu
1510 #define CYDEV_USB_SIE_EP7_SIZE 0x00000003u
1511 #define CYDEV_USB_SIE_EP7_CNT0 0x4000606cu
1512 #define CYDEV_USB_SIE_EP7_CNT1 0x4000606du
1513 #define CYDEV_USB_SIE_EP7_CR0 0x4000606eu
1514 #define CYDEV_USB_SIE_EP8_BASE 0x4000607cu
1515 #define CYDEV_USB_SIE_EP8_SIZE 0x00000003u
1516 #define CYDEV_USB_SIE_EP8_CNT0 0x4000607cu
1517 #define CYDEV_USB_SIE_EP8_CNT1 0x4000607du
1518 #define CYDEV_USB_SIE_EP8_CR0 0x4000607eu
1519 #define CYDEV_USB_ARB_EP1_BASE 0x40006080u
1520 #define CYDEV_USB_ARB_EP1_SIZE 0x00000003u
1521 #define CYDEV_USB_ARB_EP1_CFG 0x40006080u
1522 #define CYDEV_USB_ARB_EP1_INT_EN 0x40006081u
1523 #define CYDEV_USB_ARB_EP1_SR 0x40006082u
1524 #define CYDEV_USB_ARB_RW1_BASE 0x40006084u
1525 #define CYDEV_USB_ARB_RW1_SIZE 0x00000005u
1526 #define CYDEV_USB_ARB_RW1_WA 0x40006084u
1527 #define CYDEV_USB_ARB_RW1_WA_MSB 0x40006085u
1528 #define CYDEV_USB_ARB_RW1_RA 0x40006086u
1529 #define CYDEV_USB_ARB_RW1_RA_MSB 0x40006087u
1530 #define CYDEV_USB_ARB_RW1_DR 0x40006088u
1531 #define CYDEV_USB_BUF_SIZE 0x4000608cu
1532 #define CYDEV_USB_EP_ACTIVE 0x4000608eu
1533 #define CYDEV_USB_EP_TYPE 0x4000608fu
1534 #define CYDEV_USB_ARB_EP2_BASE 0x40006090u
1535 #define CYDEV_USB_ARB_EP2_SIZE 0x00000003u
1536 #define CYDEV_USB_ARB_EP2_CFG 0x40006090u
1537 #define CYDEV_USB_ARB_EP2_INT_EN 0x40006091u
1538 #define CYDEV_USB_ARB_EP2_SR 0x40006092u
1539 #define CYDEV_USB_ARB_RW2_BASE 0x40006094u
1540 #define CYDEV_USB_ARB_RW2_SIZE 0x00000005u
1541 #define CYDEV_USB_ARB_RW2_WA 0x40006094u
1542 #define CYDEV_USB_ARB_RW2_WA_MSB 0x40006095u
1543 #define CYDEV_USB_ARB_RW2_RA 0x40006096u
1544 #define CYDEV_USB_ARB_RW2_RA_MSB 0x40006097u
1545 #define CYDEV_USB_ARB_RW2_DR 0x40006098u
1546 #define CYDEV_USB_ARB_CFG 0x4000609cu
1547 #define CYDEV_USB_USB_CLK_EN 0x4000609du
1548 #define CYDEV_USB_ARB_INT_EN 0x4000609eu
1549 #define CYDEV_USB_ARB_INT_SR 0x4000609fu
1550 #define CYDEV_USB_ARB_EP3_BASE 0x400060a0u
1551 #define CYDEV_USB_ARB_EP3_SIZE 0x00000003u
1552 #define CYDEV_USB_ARB_EP3_CFG 0x400060a0u
1553 #define CYDEV_USB_ARB_EP3_INT_EN 0x400060a1u
1554 #define CYDEV_USB_ARB_EP3_SR 0x400060a2u
1555 #define CYDEV_USB_ARB_RW3_BASE 0x400060a4u
1556 #define CYDEV_USB_ARB_RW3_SIZE 0x00000005u
1557 #define CYDEV_USB_ARB_RW3_WA 0x400060a4u
1558 #define CYDEV_USB_ARB_RW3_WA_MSB 0x400060a5u
1559 #define CYDEV_USB_ARB_RW3_RA 0x400060a6u
1560 #define CYDEV_USB_ARB_RW3_RA_MSB 0x400060a7u
1561 #define CYDEV_USB_ARB_RW3_DR 0x400060a8u
1562 #define CYDEV_USB_CWA 0x400060acu
1563 #define CYDEV_USB_CWA_MSB 0x400060adu
1564 #define CYDEV_USB_ARB_EP4_BASE 0x400060b0u
1565 #define CYDEV_USB_ARB_EP4_SIZE 0x00000003u
1566 #define CYDEV_USB_ARB_EP4_CFG 0x400060b0u
1567 #define CYDEV_USB_ARB_EP4_INT_EN 0x400060b1u
1568 #define CYDEV_USB_ARB_EP4_SR 0x400060b2u
1569 #define CYDEV_USB_ARB_RW4_BASE 0x400060b4u
1570 #define CYDEV_USB_ARB_RW4_SIZE 0x00000005u
1571 #define CYDEV_USB_ARB_RW4_WA 0x400060b4u
1572 #define CYDEV_USB_ARB_RW4_WA_MSB 0x400060b5u
1573 #define CYDEV_USB_ARB_RW4_RA 0x400060b6u
1574 #define CYDEV_USB_ARB_RW4_RA_MSB 0x400060b7u
1575 #define CYDEV_USB_ARB_RW4_DR 0x400060b8u
1576 #define CYDEV_USB_DMA_THRES 0x400060bcu
1577 #define CYDEV_USB_DMA_THRES_MSB 0x400060bdu
1578 #define CYDEV_USB_ARB_EP5_BASE 0x400060c0u
1579 #define CYDEV_USB_ARB_EP5_SIZE 0x00000003u
1580 #define CYDEV_USB_ARB_EP5_CFG 0x400060c0u
1581 #define CYDEV_USB_ARB_EP5_INT_EN 0x400060c1u
1582 #define CYDEV_USB_ARB_EP5_SR 0x400060c2u
1583 #define CYDEV_USB_ARB_RW5_BASE 0x400060c4u
1584 #define CYDEV_USB_ARB_RW5_SIZE 0x00000005u
1585 #define CYDEV_USB_ARB_RW5_WA 0x400060c4u
1586 #define CYDEV_USB_ARB_RW5_WA_MSB 0x400060c5u
1587 #define CYDEV_USB_ARB_RW5_RA 0x400060c6u
1588 #define CYDEV_USB_ARB_RW5_RA_MSB 0x400060c7u
1589 #define CYDEV_USB_ARB_RW5_DR 0x400060c8u
1590 #define CYDEV_USB_BUS_RST_CNT 0x400060ccu
1591 #define CYDEV_USB_ARB_EP6_BASE 0x400060d0u
1592 #define CYDEV_USB_ARB_EP6_SIZE 0x00000003u
1593 #define CYDEV_USB_ARB_EP6_CFG 0x400060d0u
1594 #define CYDEV_USB_ARB_EP6_INT_EN 0x400060d1u
1595 #define CYDEV_USB_ARB_EP6_SR 0x400060d2u
1596 #define CYDEV_USB_ARB_RW6_BASE 0x400060d4u
1597 #define CYDEV_USB_ARB_RW6_SIZE 0x00000005u
1598 #define CYDEV_USB_ARB_RW6_WA 0x400060d4u
1599 #define CYDEV_USB_ARB_RW6_WA_MSB 0x400060d5u
1600 #define CYDEV_USB_ARB_RW6_RA 0x400060d6u
1601 #define CYDEV_USB_ARB_RW6_RA_MSB 0x400060d7u
1602 #define CYDEV_USB_ARB_RW6_DR 0x400060d8u
1603 #define CYDEV_USB_ARB_EP7_BASE 0x400060e0u
1604 #define CYDEV_USB_ARB_EP7_SIZE 0x00000003u
1605 #define CYDEV_USB_ARB_EP7_CFG 0x400060e0u
1606 #define CYDEV_USB_ARB_EP7_INT_EN 0x400060e1u
1607 #define CYDEV_USB_ARB_EP7_SR 0x400060e2u
1608 #define CYDEV_USB_ARB_RW7_BASE 0x400060e4u
1609 #define CYDEV_USB_ARB_RW7_SIZE 0x00000005u
1610 #define CYDEV_USB_ARB_RW7_WA 0x400060e4u
1611 #define CYDEV_USB_ARB_RW7_WA_MSB 0x400060e5u
1612 #define CYDEV_USB_ARB_RW7_RA 0x400060e6u
1613 #define CYDEV_USB_ARB_RW7_RA_MSB 0x400060e7u
1614 #define CYDEV_USB_ARB_RW7_DR 0x400060e8u
1615 #define CYDEV_USB_ARB_EP8_BASE 0x400060f0u
1616 #define CYDEV_USB_ARB_EP8_SIZE 0x00000003u
1617 #define CYDEV_USB_ARB_EP8_CFG 0x400060f0u
1618 #define CYDEV_USB_ARB_EP8_INT_EN 0x400060f1u
1619 #define CYDEV_USB_ARB_EP8_SR 0x400060f2u
1620 #define CYDEV_USB_ARB_RW8_BASE 0x400060f4u
1621 #define CYDEV_USB_ARB_RW8_SIZE 0x00000005u
1622 #define CYDEV_USB_ARB_RW8_WA 0x400060f4u
1623 #define CYDEV_USB_ARB_RW8_WA_MSB 0x400060f5u
1624 #define CYDEV_USB_ARB_RW8_RA 0x400060f6u
1625 #define CYDEV_USB_ARB_RW8_RA_MSB 0x400060f7u
1626 #define CYDEV_USB_ARB_RW8_DR 0x400060f8u
1627 #define CYDEV_USB_MEM_BASE 0x40006100u
1628 #define CYDEV_USB_MEM_SIZE 0x00000200u
1629 #define CYDEV_USB_MEM_DATA_MBASE 0x40006100u
1630 #define CYDEV_USB_MEM_DATA_MSIZE 0x00000200u
1631 #define CYDEV_UWRK_BASE 0x40006400u
1632 #define CYDEV_UWRK_SIZE 0x00000b60u
1633 #define CYDEV_UWRK_UWRK8_BASE 0x40006400u
1634 #define CYDEV_UWRK_UWRK8_SIZE 0x000003b0u
1635 #define CYDEV_UWRK_UWRK8_B0_BASE 0x40006400u
1636 #define CYDEV_UWRK_UWRK8_B0_SIZE 0x000000b0u
1637 #define CYDEV_UWRK_UWRK8_B0_UDB00_A0 0x40006400u
1638 #define CYDEV_UWRK_UWRK8_B0_UDB01_A0 0x40006401u
1639 #define CYDEV_UWRK_UWRK8_B0_UDB02_A0 0x40006402u
1640 #define CYDEV_UWRK_UWRK8_B0_UDB03_A0 0x40006403u
1641 #define CYDEV_UWRK_UWRK8_B0_UDB04_A0 0x40006404u
1642 #define CYDEV_UWRK_UWRK8_B0_UDB05_A0 0x40006405u
1643 #define CYDEV_UWRK_UWRK8_B0_UDB06_A0 0x40006406u
1644 #define CYDEV_UWRK_UWRK8_B0_UDB07_A0 0x40006407u
1645 #define CYDEV_UWRK_UWRK8_B0_UDB08_A0 0x40006408u
1646 #define CYDEV_UWRK_UWRK8_B0_UDB09_A0 0x40006409u
1647 #define CYDEV_UWRK_UWRK8_B0_UDB10_A0 0x4000640au
1648 #define CYDEV_UWRK_UWRK8_B0_UDB11_A0 0x4000640bu
1649 #define CYDEV_UWRK_UWRK8_B0_UDB12_A0 0x4000640cu
1650 #define CYDEV_UWRK_UWRK8_B0_UDB13_A0 0x4000640du
1651 #define CYDEV_UWRK_UWRK8_B0_UDB14_A0 0x4000640eu
1652 #define CYDEV_UWRK_UWRK8_B0_UDB15_A0 0x4000640fu
1653 #define CYDEV_UWRK_UWRK8_B0_UDB00_A1 0x40006410u
1654 #define CYDEV_UWRK_UWRK8_B0_UDB01_A1 0x40006411u
1655 #define CYDEV_UWRK_UWRK8_B0_UDB02_A1 0x40006412u
1656 #define CYDEV_UWRK_UWRK8_B0_UDB03_A1 0x40006413u
1657 #define CYDEV_UWRK_UWRK8_B0_UDB04_A1 0x40006414u
1658 #define CYDEV_UWRK_UWRK8_B0_UDB05_A1 0x40006415u
1659 #define CYDEV_UWRK_UWRK8_B0_UDB06_A1 0x40006416u
1660 #define CYDEV_UWRK_UWRK8_B0_UDB07_A1 0x40006417u
1661 #define CYDEV_UWRK_UWRK8_B0_UDB08_A1 0x40006418u
1662 #define CYDEV_UWRK_UWRK8_B0_UDB09_A1 0x40006419u
1663 #define CYDEV_UWRK_UWRK8_B0_UDB10_A1 0x4000641au
1664 #define CYDEV_UWRK_UWRK8_B0_UDB11_A1 0x4000641bu
1665 #define CYDEV_UWRK_UWRK8_B0_UDB12_A1 0x4000641cu
1666 #define CYDEV_UWRK_UWRK8_B0_UDB13_A1 0x4000641du
1667 #define CYDEV_UWRK_UWRK8_B0_UDB14_A1 0x4000641eu
1668 #define CYDEV_UWRK_UWRK8_B0_UDB15_A1 0x4000641fu
1669 #define CYDEV_UWRK_UWRK8_B0_UDB00_D0 0x40006420u
1670 #define CYDEV_UWRK_UWRK8_B0_UDB01_D0 0x40006421u
1671 #define CYDEV_UWRK_UWRK8_B0_UDB02_D0 0x40006422u
1672 #define CYDEV_UWRK_UWRK8_B0_UDB03_D0 0x40006423u
1673 #define CYDEV_UWRK_UWRK8_B0_UDB04_D0 0x40006424u
1674 #define CYDEV_UWRK_UWRK8_B0_UDB05_D0 0x40006425u
1675 #define CYDEV_UWRK_UWRK8_B0_UDB06_D0 0x40006426u
1676 #define CYDEV_UWRK_UWRK8_B0_UDB07_D0 0x40006427u
1677 #define CYDEV_UWRK_UWRK8_B0_UDB08_D0 0x40006428u
1678 #define CYDEV_UWRK_UWRK8_B0_UDB09_D0 0x40006429u
1679 #define CYDEV_UWRK_UWRK8_B0_UDB10_D0 0x4000642au
1680 #define CYDEV_UWRK_UWRK8_B0_UDB11_D0 0x4000642bu
1681 #define CYDEV_UWRK_UWRK8_B0_UDB12_D0 0x4000642cu
1682 #define CYDEV_UWRK_UWRK8_B0_UDB13_D0 0x4000642du
1683 #define CYDEV_UWRK_UWRK8_B0_UDB14_D0 0x4000642eu
1684 #define CYDEV_UWRK_UWRK8_B0_UDB15_D0 0x4000642fu
1685 #define CYDEV_UWRK_UWRK8_B0_UDB00_D1 0x40006430u
1686 #define CYDEV_UWRK_UWRK8_B0_UDB01_D1 0x40006431u
1687 #define CYDEV_UWRK_UWRK8_B0_UDB02_D1 0x40006432u
1688 #define CYDEV_UWRK_UWRK8_B0_UDB03_D1 0x40006433u
1689 #define CYDEV_UWRK_UWRK8_B0_UDB04_D1 0x40006434u
1690 #define CYDEV_UWRK_UWRK8_B0_UDB05_D1 0x40006435u
1691 #define CYDEV_UWRK_UWRK8_B0_UDB06_D1 0x40006436u
1692 #define CYDEV_UWRK_UWRK8_B0_UDB07_D1 0x40006437u
1693 #define CYDEV_UWRK_UWRK8_B0_UDB08_D1 0x40006438u
1694 #define CYDEV_UWRK_UWRK8_B0_UDB09_D1 0x40006439u
1695 #define CYDEV_UWRK_UWRK8_B0_UDB10_D1 0x4000643au
1696 #define CYDEV_UWRK_UWRK8_B0_UDB11_D1 0x4000643bu
1697 #define CYDEV_UWRK_UWRK8_B0_UDB12_D1 0x4000643cu
1698 #define CYDEV_UWRK_UWRK8_B0_UDB13_D1 0x4000643du
1699 #define CYDEV_UWRK_UWRK8_B0_UDB14_D1 0x4000643eu
1700 #define CYDEV_UWRK_UWRK8_B0_UDB15_D1 0x4000643fu
1701 #define CYDEV_UWRK_UWRK8_B0_UDB00_F0 0x40006440u
1702 #define CYDEV_UWRK_UWRK8_B0_UDB01_F0 0x40006441u
1703 #define CYDEV_UWRK_UWRK8_B0_UDB02_F0 0x40006442u
1704 #define CYDEV_UWRK_UWRK8_B0_UDB03_F0 0x40006443u
1705 #define CYDEV_UWRK_UWRK8_B0_UDB04_F0 0x40006444u
1706 #define CYDEV_UWRK_UWRK8_B0_UDB05_F0 0x40006445u
1707 #define CYDEV_UWRK_UWRK8_B0_UDB06_F0 0x40006446u
1708 #define CYDEV_UWRK_UWRK8_B0_UDB07_F0 0x40006447u
1709 #define CYDEV_UWRK_UWRK8_B0_UDB08_F0 0x40006448u
1710 #define CYDEV_UWRK_UWRK8_B0_UDB09_F0 0x40006449u
1711 #define CYDEV_UWRK_UWRK8_B0_UDB10_F0 0x4000644au
1712 #define CYDEV_UWRK_UWRK8_B0_UDB11_F0 0x4000644bu
1713 #define CYDEV_UWRK_UWRK8_B0_UDB12_F0 0x4000644cu
1714 #define CYDEV_UWRK_UWRK8_B0_UDB13_F0 0x4000644du
1715 #define CYDEV_UWRK_UWRK8_B0_UDB14_F0 0x4000644eu
1716 #define CYDEV_UWRK_UWRK8_B0_UDB15_F0 0x4000644fu
1717 #define CYDEV_UWRK_UWRK8_B0_UDB00_F1 0x40006450u
1718 #define CYDEV_UWRK_UWRK8_B0_UDB01_F1 0x40006451u
1719 #define CYDEV_UWRK_UWRK8_B0_UDB02_F1 0x40006452u
1720 #define CYDEV_UWRK_UWRK8_B0_UDB03_F1 0x40006453u
1721 #define CYDEV_UWRK_UWRK8_B0_UDB04_F1 0x40006454u
1722 #define CYDEV_UWRK_UWRK8_B0_UDB05_F1 0x40006455u
1723 #define CYDEV_UWRK_UWRK8_B0_UDB06_F1 0x40006456u
1724 #define CYDEV_UWRK_UWRK8_B0_UDB07_F1 0x40006457u
1725 #define CYDEV_UWRK_UWRK8_B0_UDB08_F1 0x40006458u
1726 #define CYDEV_UWRK_UWRK8_B0_UDB09_F1 0x40006459u
1727 #define CYDEV_UWRK_UWRK8_B0_UDB10_F1 0x4000645au
1728 #define CYDEV_UWRK_UWRK8_B0_UDB11_F1 0x4000645bu
1729 #define CYDEV_UWRK_UWRK8_B0_UDB12_F1 0x4000645cu
1730 #define CYDEV_UWRK_UWRK8_B0_UDB13_F1 0x4000645du
1731 #define CYDEV_UWRK_UWRK8_B0_UDB14_F1 0x4000645eu
1732 #define CYDEV_UWRK_UWRK8_B0_UDB15_F1 0x4000645fu
1733 #define CYDEV_UWRK_UWRK8_B0_UDB00_ST 0x40006460u
1734 #define CYDEV_UWRK_UWRK8_B0_UDB01_ST 0x40006461u
1735 #define CYDEV_UWRK_UWRK8_B0_UDB02_ST 0x40006462u
1736 #define CYDEV_UWRK_UWRK8_B0_UDB03_ST 0x40006463u
1737 #define CYDEV_UWRK_UWRK8_B0_UDB04_ST 0x40006464u
1738 #define CYDEV_UWRK_UWRK8_B0_UDB05_ST 0x40006465u
1739 #define CYDEV_UWRK_UWRK8_B0_UDB06_ST 0x40006466u
1740 #define CYDEV_UWRK_UWRK8_B0_UDB07_ST 0x40006467u
1741 #define CYDEV_UWRK_UWRK8_B0_UDB08_ST 0x40006468u
1742 #define CYDEV_UWRK_UWRK8_B0_UDB09_ST 0x40006469u
1743 #define CYDEV_UWRK_UWRK8_B0_UDB10_ST 0x4000646au
1744 #define CYDEV_UWRK_UWRK8_B0_UDB11_ST 0x4000646bu
1745 #define CYDEV_UWRK_UWRK8_B0_UDB12_ST 0x4000646cu
1746 #define CYDEV_UWRK_UWRK8_B0_UDB13_ST 0x4000646du
1747 #define CYDEV_UWRK_UWRK8_B0_UDB14_ST 0x4000646eu
1748 #define CYDEV_UWRK_UWRK8_B0_UDB15_ST 0x4000646fu
1749 #define CYDEV_UWRK_UWRK8_B0_UDB00_CTL 0x40006470u
1750 #define CYDEV_UWRK_UWRK8_B0_UDB01_CTL 0x40006471u
1751 #define CYDEV_UWRK_UWRK8_B0_UDB02_CTL 0x40006472u
1752 #define CYDEV_UWRK_UWRK8_B0_UDB03_CTL 0x40006473u
1753 #define CYDEV_UWRK_UWRK8_B0_UDB04_CTL 0x40006474u
1754 #define CYDEV_UWRK_UWRK8_B0_UDB05_CTL 0x40006475u
1755 #define CYDEV_UWRK_UWRK8_B0_UDB06_CTL 0x40006476u
1756 #define CYDEV_UWRK_UWRK8_B0_UDB07_CTL 0x40006477u
1757 #define CYDEV_UWRK_UWRK8_B0_UDB08_CTL 0x40006478u
1758 #define CYDEV_UWRK_UWRK8_B0_UDB09_CTL 0x40006479u
1759 #define CYDEV_UWRK_UWRK8_B0_UDB10_CTL 0x4000647au
1760 #define CYDEV_UWRK_UWRK8_B0_UDB11_CTL 0x4000647bu
1761 #define CYDEV_UWRK_UWRK8_B0_UDB12_CTL 0x4000647cu
1762 #define CYDEV_UWRK_UWRK8_B0_UDB13_CTL 0x4000647du
1763 #define CYDEV_UWRK_UWRK8_B0_UDB14_CTL 0x4000647eu
1764 #define CYDEV_UWRK_UWRK8_B0_UDB15_CTL 0x4000647fu
1765 #define CYDEV_UWRK_UWRK8_B0_UDB00_MSK 0x40006480u
1766 #define CYDEV_UWRK_UWRK8_B0_UDB01_MSK 0x40006481u
1767 #define CYDEV_UWRK_UWRK8_B0_UDB02_MSK 0x40006482u
1768 #define CYDEV_UWRK_UWRK8_B0_UDB03_MSK 0x40006483u
1769 #define CYDEV_UWRK_UWRK8_B0_UDB04_MSK 0x40006484u
1770 #define CYDEV_UWRK_UWRK8_B0_UDB05_MSK 0x40006485u
1771 #define CYDEV_UWRK_UWRK8_B0_UDB06_MSK 0x40006486u
1772 #define CYDEV_UWRK_UWRK8_B0_UDB07_MSK 0x40006487u
1773 #define CYDEV_UWRK_UWRK8_B0_UDB08_MSK 0x40006488u
1774 #define CYDEV_UWRK_UWRK8_B0_UDB09_MSK 0x40006489u
1775 #define CYDEV_UWRK_UWRK8_B0_UDB10_MSK 0x4000648au
1776 #define CYDEV_UWRK_UWRK8_B0_UDB11_MSK 0x4000648bu
1777 #define CYDEV_UWRK_UWRK8_B0_UDB12_MSK 0x4000648cu
1778 #define CYDEV_UWRK_UWRK8_B0_UDB13_MSK 0x4000648du
1779 #define CYDEV_UWRK_UWRK8_B0_UDB14_MSK 0x4000648eu
1780 #define CYDEV_UWRK_UWRK8_B0_UDB15_MSK 0x4000648fu
1781 #define CYDEV_UWRK_UWRK8_B0_UDB00_ACTL 0x40006490u
1782 #define CYDEV_UWRK_UWRK8_B0_UDB01_ACTL 0x40006491u
1783 #define CYDEV_UWRK_UWRK8_B0_UDB02_ACTL 0x40006492u
1784 #define CYDEV_UWRK_UWRK8_B0_UDB03_ACTL 0x40006493u
1785 #define CYDEV_UWRK_UWRK8_B0_UDB04_ACTL 0x40006494u
1786 #define CYDEV_UWRK_UWRK8_B0_UDB05_ACTL 0x40006495u
1787 #define CYDEV_UWRK_UWRK8_B0_UDB06_ACTL 0x40006496u
1788 #define CYDEV_UWRK_UWRK8_B0_UDB07_ACTL 0x40006497u
1789 #define CYDEV_UWRK_UWRK8_B0_UDB08_ACTL 0x40006498u
1790 #define CYDEV_UWRK_UWRK8_B0_UDB09_ACTL 0x40006499u
1791 #define CYDEV_UWRK_UWRK8_B0_UDB10_ACTL 0x4000649au
1792 #define CYDEV_UWRK_UWRK8_B0_UDB11_ACTL 0x4000649bu
1793 #define CYDEV_UWRK_UWRK8_B0_UDB12_ACTL 0x4000649cu
1794 #define CYDEV_UWRK_UWRK8_B0_UDB13_ACTL 0x4000649du
1795 #define CYDEV_UWRK_UWRK8_B0_UDB14_ACTL 0x4000649eu
1796 #define CYDEV_UWRK_UWRK8_B0_UDB15_ACTL 0x4000649fu
1797 #define CYDEV_UWRK_UWRK8_B0_UDB00_MC 0x400064a0u
1798 #define CYDEV_UWRK_UWRK8_B0_UDB01_MC 0x400064a1u
1799 #define CYDEV_UWRK_UWRK8_B0_UDB02_MC 0x400064a2u
1800 #define CYDEV_UWRK_UWRK8_B0_UDB03_MC 0x400064a3u
1801 #define CYDEV_UWRK_UWRK8_B0_UDB04_MC 0x400064a4u
1802 #define CYDEV_UWRK_UWRK8_B0_UDB05_MC 0x400064a5u
1803 #define CYDEV_UWRK_UWRK8_B0_UDB06_MC 0x400064a6u
1804 #define CYDEV_UWRK_UWRK8_B0_UDB07_MC 0x400064a7u
1805 #define CYDEV_UWRK_UWRK8_B0_UDB08_MC 0x400064a8u
1806 #define CYDEV_UWRK_UWRK8_B0_UDB09_MC 0x400064a9u
1807 #define CYDEV_UWRK_UWRK8_B0_UDB10_MC 0x400064aau
1808 #define CYDEV_UWRK_UWRK8_B0_UDB11_MC 0x400064abu
1809 #define CYDEV_UWRK_UWRK8_B0_UDB12_MC 0x400064acu
1810 #define CYDEV_UWRK_UWRK8_B0_UDB13_MC 0x400064adu
1811 #define CYDEV_UWRK_UWRK8_B0_UDB14_MC 0x400064aeu
1812 #define CYDEV_UWRK_UWRK8_B0_UDB15_MC 0x400064afu
1813 #define CYDEV_UWRK_UWRK8_B1_BASE 0x40006500u
1814 #define CYDEV_UWRK_UWRK8_B1_SIZE 0x000000b0u
1815 #define CYDEV_UWRK_UWRK8_B1_UDB04_A0 0x40006504u
1816 #define CYDEV_UWRK_UWRK8_B1_UDB05_A0 0x40006505u
1817 #define CYDEV_UWRK_UWRK8_B1_UDB06_A0 0x40006506u
1818 #define CYDEV_UWRK_UWRK8_B1_UDB07_A0 0x40006507u
1819 #define CYDEV_UWRK_UWRK8_B1_UDB08_A0 0x40006508u
1820 #define CYDEV_UWRK_UWRK8_B1_UDB09_A0 0x40006509u
1821 #define CYDEV_UWRK_UWRK8_B1_UDB10_A0 0x4000650au
1822 #define CYDEV_UWRK_UWRK8_B1_UDB11_A0 0x4000650bu
1823 #define CYDEV_UWRK_UWRK8_B1_UDB04_A1 0x40006514u
1824 #define CYDEV_UWRK_UWRK8_B1_UDB05_A1 0x40006515u
1825 #define CYDEV_UWRK_UWRK8_B1_UDB06_A1 0x40006516u
1826 #define CYDEV_UWRK_UWRK8_B1_UDB07_A1 0x40006517u
1827 #define CYDEV_UWRK_UWRK8_B1_UDB08_A1 0x40006518u
1828 #define CYDEV_UWRK_UWRK8_B1_UDB09_A1 0x40006519u
1829 #define CYDEV_UWRK_UWRK8_B1_UDB10_A1 0x4000651au
1830 #define CYDEV_UWRK_UWRK8_B1_UDB11_A1 0x4000651bu
1831 #define CYDEV_UWRK_UWRK8_B1_UDB04_D0 0x40006524u
1832 #define CYDEV_UWRK_UWRK8_B1_UDB05_D0 0x40006525u
1833 #define CYDEV_UWRK_UWRK8_B1_UDB06_D0 0x40006526u
1834 #define CYDEV_UWRK_UWRK8_B1_UDB07_D0 0x40006527u
1835 #define CYDEV_UWRK_UWRK8_B1_UDB08_D0 0x40006528u
1836 #define CYDEV_UWRK_UWRK8_B1_UDB09_D0 0x40006529u
1837 #define CYDEV_UWRK_UWRK8_B1_UDB10_D0 0x4000652au
1838 #define CYDEV_UWRK_UWRK8_B1_UDB11_D0 0x4000652bu
1839 #define CYDEV_UWRK_UWRK8_B1_UDB04_D1 0x40006534u
1840 #define CYDEV_UWRK_UWRK8_B1_UDB05_D1 0x40006535u
1841 #define CYDEV_UWRK_UWRK8_B1_UDB06_D1 0x40006536u
1842 #define CYDEV_UWRK_UWRK8_B1_UDB07_D1 0x40006537u
1843 #define CYDEV_UWRK_UWRK8_B1_UDB08_D1 0x40006538u
1844 #define CYDEV_UWRK_UWRK8_B1_UDB09_D1 0x40006539u
1845 #define CYDEV_UWRK_UWRK8_B1_UDB10_D1 0x4000653au
1846 #define CYDEV_UWRK_UWRK8_B1_UDB11_D1 0x4000653bu
1847 #define CYDEV_UWRK_UWRK8_B1_UDB04_F0 0x40006544u
1848 #define CYDEV_UWRK_UWRK8_B1_UDB05_F0 0x40006545u
1849 #define CYDEV_UWRK_UWRK8_B1_UDB06_F0 0x40006546u
1850 #define CYDEV_UWRK_UWRK8_B1_UDB07_F0 0x40006547u
1851 #define CYDEV_UWRK_UWRK8_B1_UDB08_F0 0x40006548u
1852 #define CYDEV_UWRK_UWRK8_B1_UDB09_F0 0x40006549u
1853 #define CYDEV_UWRK_UWRK8_B1_UDB10_F0 0x4000654au
1854 #define CYDEV_UWRK_UWRK8_B1_UDB11_F0 0x4000654bu
1855 #define CYDEV_UWRK_UWRK8_B1_UDB04_F1 0x40006554u
1856 #define CYDEV_UWRK_UWRK8_B1_UDB05_F1 0x40006555u
1857 #define CYDEV_UWRK_UWRK8_B1_UDB06_F1 0x40006556u
1858 #define CYDEV_UWRK_UWRK8_B1_UDB07_F1 0x40006557u
1859 #define CYDEV_UWRK_UWRK8_B1_UDB08_F1 0x40006558u
1860 #define CYDEV_UWRK_UWRK8_B1_UDB09_F1 0x40006559u
1861 #define CYDEV_UWRK_UWRK8_B1_UDB10_F1 0x4000655au
1862 #define CYDEV_UWRK_UWRK8_B1_UDB11_F1 0x4000655bu
1863 #define CYDEV_UWRK_UWRK8_B1_UDB04_ST 0x40006564u
1864 #define CYDEV_UWRK_UWRK8_B1_UDB05_ST 0x40006565u
1865 #define CYDEV_UWRK_UWRK8_B1_UDB06_ST 0x40006566u
1866 #define CYDEV_UWRK_UWRK8_B1_UDB07_ST 0x40006567u
1867 #define CYDEV_UWRK_UWRK8_B1_UDB08_ST 0x40006568u
1868 #define CYDEV_UWRK_UWRK8_B1_UDB09_ST 0x40006569u
1869 #define CYDEV_UWRK_UWRK8_B1_UDB10_ST 0x4000656au
1870 #define CYDEV_UWRK_UWRK8_B1_UDB11_ST 0x4000656bu
1871 #define CYDEV_UWRK_UWRK8_B1_UDB04_CTL 0x40006574u
1872 #define CYDEV_UWRK_UWRK8_B1_UDB05_CTL 0x40006575u
1873 #define CYDEV_UWRK_UWRK8_B1_UDB06_CTL 0x40006576u
1874 #define CYDEV_UWRK_UWRK8_B1_UDB07_CTL 0x40006577u
1875 #define CYDEV_UWRK_UWRK8_B1_UDB08_CTL 0x40006578u
1876 #define CYDEV_UWRK_UWRK8_B1_UDB09_CTL 0x40006579u
1877 #define CYDEV_UWRK_UWRK8_B1_UDB10_CTL 0x4000657au
1878 #define CYDEV_UWRK_UWRK8_B1_UDB11_CTL 0x4000657bu
1879 #define CYDEV_UWRK_UWRK8_B1_UDB04_MSK 0x40006584u
1880 #define CYDEV_UWRK_UWRK8_B1_UDB05_MSK 0x40006585u
1881 #define CYDEV_UWRK_UWRK8_B1_UDB06_MSK 0x40006586u
1882 #define CYDEV_UWRK_UWRK8_B1_UDB07_MSK 0x40006587u
1883 #define CYDEV_UWRK_UWRK8_B1_UDB08_MSK 0x40006588u
1884 #define CYDEV_UWRK_UWRK8_B1_UDB09_MSK 0x40006589u
1885 #define CYDEV_UWRK_UWRK8_B1_UDB10_MSK 0x4000658au
1886 #define CYDEV_UWRK_UWRK8_B1_UDB11_MSK 0x4000658bu
1887 #define CYDEV_UWRK_UWRK8_B1_UDB04_ACTL 0x40006594u
1888 #define CYDEV_UWRK_UWRK8_B1_UDB05_ACTL 0x40006595u
1889 #define CYDEV_UWRK_UWRK8_B1_UDB06_ACTL 0x40006596u
1890 #define CYDEV_UWRK_UWRK8_B1_UDB07_ACTL 0x40006597u
1891 #define CYDEV_UWRK_UWRK8_B1_UDB08_ACTL 0x40006598u
1892 #define CYDEV_UWRK_UWRK8_B1_UDB09_ACTL 0x40006599u
1893 #define CYDEV_UWRK_UWRK8_B1_UDB10_ACTL 0x4000659au
1894 #define CYDEV_UWRK_UWRK8_B1_UDB11_ACTL 0x4000659bu
1895 #define CYDEV_UWRK_UWRK8_B1_UDB04_MC 0x400065a4u
1896 #define CYDEV_UWRK_UWRK8_B1_UDB05_MC 0x400065a5u
1897 #define CYDEV_UWRK_UWRK8_B1_UDB06_MC 0x400065a6u
1898 #define CYDEV_UWRK_UWRK8_B1_UDB07_MC 0x400065a7u
1899 #define CYDEV_UWRK_UWRK8_B1_UDB08_MC 0x400065a8u
1900 #define CYDEV_UWRK_UWRK8_B1_UDB09_MC 0x400065a9u
1901 #define CYDEV_UWRK_UWRK8_B1_UDB10_MC 0x400065aau
1902 #define CYDEV_UWRK_UWRK8_B1_UDB11_MC 0x400065abu
1903 #define CYDEV_UWRK_UWRK16_BASE 0x40006800u
1904 #define CYDEV_UWRK_UWRK16_SIZE 0x00000760u
1905 #define CYDEV_UWRK_UWRK16_CAT_BASE 0x40006800u
1906 #define CYDEV_UWRK_UWRK16_CAT_SIZE 0x00000760u
1907 #define CYDEV_UWRK_UWRK16_CAT_B0_BASE 0x40006800u
1908 #define CYDEV_UWRK_UWRK16_CAT_B0_SIZE 0x00000160u
1909 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_A0_A1 0x40006800u
1910 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_A0_A1 0x40006802u
1911 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_A0_A1 0x40006804u
1912 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_A0_A1 0x40006806u
1913 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_A0_A1 0x40006808u
1914 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_A0_A1 0x4000680au
1915 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_A0_A1 0x4000680cu
1916 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_A0_A1 0x4000680eu
1917 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_A0_A1 0x40006810u
1918 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_A0_A1 0x40006812u
1919 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_A0_A1 0x40006814u
1920 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_A0_A1 0x40006816u
1921 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_A0_A1 0x40006818u
1922 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_A0_A1 0x4000681au
1923 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_A0_A1 0x4000681cu
1924 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_A0_A1 0x4000681eu
1925 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_D0_D1 0x40006840u
1926 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_D0_D1 0x40006842u
1927 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_D0_D1 0x40006844u
1928 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_D0_D1 0x40006846u
1929 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_D0_D1 0x40006848u
1930 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_D0_D1 0x4000684au
1931 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_D0_D1 0x4000684cu
1932 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_D0_D1 0x4000684eu
1933 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_D0_D1 0x40006850u
1934 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_D0_D1 0x40006852u
1935 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_D0_D1 0x40006854u
1936 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_D0_D1 0x40006856u
1937 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_D0_D1 0x40006858u
1938 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_D0_D1 0x4000685au
1939 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_D0_D1 0x4000685cu
1940 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_D0_D1 0x4000685eu
1941 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_F0_F1 0x40006880u
1942 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_F0_F1 0x40006882u
1943 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_F0_F1 0x40006884u
1944 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_F0_F1 0x40006886u
1945 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_F0_F1 0x40006888u
1946 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_F0_F1 0x4000688au
1947 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_F0_F1 0x4000688cu
1948 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_F0_F1 0x4000688eu
1949 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_F0_F1 0x40006890u
1950 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_F0_F1 0x40006892u
1951 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_F0_F1 0x40006894u
1952 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_F0_F1 0x40006896u
1953 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_F0_F1 0x40006898u
1954 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_F0_F1 0x4000689au
1955 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_F0_F1 0x4000689cu
1956 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_F0_F1 0x4000689eu
1957 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_ST_CTL 0x400068c0u
1958 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_ST_CTL 0x400068c2u
1959 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_ST_CTL 0x400068c4u
1960 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_ST_CTL 0x400068c6u
1961 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_ST_CTL 0x400068c8u
1962 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_ST_CTL 0x400068cau
1963 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_ST_CTL 0x400068ccu
1964 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_ST_CTL 0x400068ceu
1965 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_ST_CTL 0x400068d0u
1966 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_ST_CTL 0x400068d2u
1967 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_ST_CTL 0x400068d4u
1968 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_ST_CTL 0x400068d6u
1969 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_ST_CTL 0x400068d8u
1970 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_ST_CTL 0x400068dau
1971 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_ST_CTL 0x400068dcu
1972 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_ST_CTL 0x400068deu
1973 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_MSK_ACTL 0x40006900u
1974 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_MSK_ACTL 0x40006902u
1975 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_MSK_ACTL 0x40006904u
1976 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_MSK_ACTL 0x40006906u
1977 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_MSK_ACTL 0x40006908u
1978 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_MSK_ACTL 0x4000690au
1979 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_MSK_ACTL 0x4000690cu
1980 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_MSK_ACTL 0x4000690eu
1981 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_MSK_ACTL 0x40006910u
1982 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_MSK_ACTL 0x40006912u
1983 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_MSK_ACTL 0x40006914u
1984 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_MSK_ACTL 0x40006916u
1985 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_MSK_ACTL 0x40006918u
1986 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_MSK_ACTL 0x4000691au
1987 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_MSK_ACTL 0x4000691cu
1988 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_MSK_ACTL 0x4000691eu
1989 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_MC_00 0x40006940u
1990 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_MC_00 0x40006942u
1991 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_MC_00 0x40006944u
1992 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_MC_00 0x40006946u
1993 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_MC_00 0x40006948u
1994 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_MC_00 0x4000694au
1995 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_MC_00 0x4000694cu
1996 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_MC_00 0x4000694eu
1997 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_MC_00 0x40006950u
1998 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_MC_00 0x40006952u
1999 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_MC_00 0x40006954u
2000 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_MC_00 0x40006956u
2001 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_MC_00 0x40006958u
2002 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_MC_00 0x4000695au
2003 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_MC_00 0x4000695cu
2004 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_MC_00 0x4000695eu
2005 #define CYDEV_UWRK_UWRK16_CAT_B1_BASE 0x40006a00u
2006 #define CYDEV_UWRK_UWRK16_CAT_B1_SIZE 0x00000160u
2007 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_A0_A1 0x40006a08u
2008 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_A0_A1 0x40006a0au
2009 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_A0_A1 0x40006a0cu
2010 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_A0_A1 0x40006a0eu
2011 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_A0_A1 0x40006a10u
2012 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_A0_A1 0x40006a12u
2013 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_A0_A1 0x40006a14u
2014 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_A0_A1 0x40006a16u
2015 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_D0_D1 0x40006a48u
2016 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_D0_D1 0x40006a4au
2017 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_D0_D1 0x40006a4cu
2018 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_D0_D1 0x40006a4eu
2019 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_D0_D1 0x40006a50u
2020 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_D0_D1 0x40006a52u
2021 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_D0_D1 0x40006a54u
2022 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_D0_D1 0x40006a56u
2023 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_F0_F1 0x40006a88u
2024 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_F0_F1 0x40006a8au
2025 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_F0_F1 0x40006a8cu
2026 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_F0_F1 0x40006a8eu
2027 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_F0_F1 0x40006a90u
2028 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_F0_F1 0x40006a92u
2029 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_F0_F1 0x40006a94u
2030 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_F0_F1 0x40006a96u
2031 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_ST_CTL 0x40006ac8u
2032 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_ST_CTL 0x40006acau
2033 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_ST_CTL 0x40006accu
2034 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_ST_CTL 0x40006aceu
2035 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_ST_CTL 0x40006ad0u
2036 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_ST_CTL 0x40006ad2u
2037 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_ST_CTL 0x40006ad4u
2038 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_ST_CTL 0x40006ad6u
2039 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_MSK_ACTL 0x40006b08u
2040 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_MSK_ACTL 0x40006b0au
2041 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_MSK_ACTL 0x40006b0cu
2042 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_MSK_ACTL 0x40006b0eu
2043 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_MSK_ACTL 0x40006b10u
2044 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_MSK_ACTL 0x40006b12u
2045 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_MSK_ACTL 0x40006b14u
2046 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_MSK_ACTL 0x40006b16u
2047 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_MC_00 0x40006b48u
2048 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_MC_00 0x40006b4au
2049 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_MC_00 0x40006b4cu
2050 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_MC_00 0x40006b4eu
2051 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_MC_00 0x40006b50u
2052 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_MC_00 0x40006b52u
2053 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_MC_00 0x40006b54u
2054 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_MC_00 0x40006b56u
2055 #define CYDEV_UWRK_UWRK16_DEF_BASE 0x40006800u
2056 #define CYDEV_UWRK_UWRK16_DEF_SIZE 0x0000075eu
2057 #define CYDEV_UWRK_UWRK16_DEF_B0_BASE 0x40006800u
2058 #define CYDEV_UWRK_UWRK16_DEF_B0_SIZE 0x0000015eu
2059 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_A0 0x40006800u
2060 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_A0 0x40006802u
2061 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_A0 0x40006804u
2062 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_A0 0x40006806u
2063 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_A0 0x40006808u
2064 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_A0 0x4000680au
2065 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_A0 0x4000680cu
2066 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_A0 0x4000680eu
2067 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_A0 0x40006810u
2068 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_A0 0x40006812u
2069 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_A0 0x40006814u
2070 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_A0 0x40006816u
2071 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_A0 0x40006818u
2072 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_A0 0x4000681au
2073 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_A0 0x4000681cu
2074 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_A1 0x40006820u
2075 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_A1 0x40006822u
2076 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_A1 0x40006824u
2077 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_A1 0x40006826u
2078 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_A1 0x40006828u
2079 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_A1 0x4000682au
2080 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_A1 0x4000682cu
2081 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_A1 0x4000682eu
2082 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_A1 0x40006830u
2083 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_A1 0x40006832u
2084 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_A1 0x40006834u
2085 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_A1 0x40006836u
2086 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_A1 0x40006838u
2087 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_A1 0x4000683au
2088 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_A1 0x4000683cu
2089 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_D0 0x40006840u
2090 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_D0 0x40006842u
2091 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_D0 0x40006844u
2092 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_D0 0x40006846u
2093 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_D0 0x40006848u
2094 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_D0 0x4000684au
2095 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_D0 0x4000684cu
2096 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_D0 0x4000684eu
2097 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_D0 0x40006850u
2098 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_D0 0x40006852u
2099 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_D0 0x40006854u
2100 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_D0 0x40006856u
2101 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_D0 0x40006858u
2102 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_D0 0x4000685au
2103 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_D0 0x4000685cu
2104 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_D1 0x40006860u
2105 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_D1 0x40006862u
2106 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_D1 0x40006864u
2107 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_D1 0x40006866u
2108 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_D1 0x40006868u
2109 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_D1 0x4000686au
2110 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_D1 0x4000686cu
2111 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_D1 0x4000686eu
2112 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_D1 0x40006870u
2113 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_D1 0x40006872u
2114 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_D1 0x40006874u
2115 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_D1 0x40006876u
2116 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_D1 0x40006878u
2117 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_D1 0x4000687au
2118 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_D1 0x4000687cu
2119 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_F0 0x40006880u
2120 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_F0 0x40006882u
2121 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_F0 0x40006884u
2122 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_F0 0x40006886u
2123 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_F0 0x40006888u
2124 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_F0 0x4000688au
2125 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_F0 0x4000688cu
2126 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_F0 0x4000688eu
2127 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_F0 0x40006890u
2128 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_F0 0x40006892u
2129 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_F0 0x40006894u
2130 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_F0 0x40006896u
2131 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_F0 0x40006898u
2132 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_F0 0x4000689au
2133 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_F0 0x4000689cu
2134 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_F1 0x400068a0u
2135 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_F1 0x400068a2u
2136 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_F1 0x400068a4u
2137 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_F1 0x400068a6u
2138 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_F1 0x400068a8u
2139 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_F1 0x400068aau
2140 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_F1 0x400068acu
2141 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_F1 0x400068aeu
2142 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_F1 0x400068b0u
2143 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_F1 0x400068b2u
2144 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_F1 0x400068b4u
2145 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_F1 0x400068b6u
2146 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_F1 0x400068b8u
2147 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_F1 0x400068bau
2148 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_F1 0x400068bcu
2149 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_ST 0x400068c0u
2150 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_ST 0x400068c2u
2151 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_ST 0x400068c4u
2152 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_ST 0x400068c6u
2153 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_ST 0x400068c8u
2154 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_ST 0x400068cau
2155 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_ST 0x400068ccu
2156 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_ST 0x400068ceu
2157 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_ST 0x400068d0u
2158 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_ST 0x400068d2u
2159 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_ST 0x400068d4u
2160 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_ST 0x400068d6u
2161 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_ST 0x400068d8u
2162 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_ST 0x400068dau
2163 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_ST 0x400068dcu
2164 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_CTL 0x400068e0u
2165 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_CTL 0x400068e2u
2166 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_CTL 0x400068e4u
2167 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_CTL 0x400068e6u
2168 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_CTL 0x400068e8u
2169 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_CTL 0x400068eau
2170 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_CTL 0x400068ecu
2171 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_CTL 0x400068eeu
2172 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_CTL 0x400068f0u
2173 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_CTL 0x400068f2u
2174 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_CTL 0x400068f4u
2175 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_CTL 0x400068f6u
2176 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_CTL 0x400068f8u
2177 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_CTL 0x400068fau
2178 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_CTL 0x400068fcu
2179 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_MSK 0x40006900u
2180 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_MSK 0x40006902u
2181 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_MSK 0x40006904u
2182 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_MSK 0x40006906u
2183 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_MSK 0x40006908u
2184 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_MSK 0x4000690au
2185 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_MSK 0x4000690cu
2186 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_MSK 0x4000690eu
2187 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_MSK 0x40006910u
2188 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_MSK 0x40006912u
2189 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_MSK 0x40006914u
2190 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_MSK 0x40006916u
2191 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_MSK 0x40006918u
2192 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_MSK 0x4000691au
2193 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_MSK 0x4000691cu
2194 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_ACTL 0x40006920u
2195 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_ACTL 0x40006922u
2196 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_ACTL 0x40006924u
2197 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_ACTL 0x40006926u
2198 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_ACTL 0x40006928u
2199 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_ACTL 0x4000692au
2200 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_ACTL 0x4000692cu
2201 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_ACTL 0x4000692eu
2202 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_ACTL 0x40006930u
2203 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_ACTL 0x40006932u
2204 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_ACTL 0x40006934u
2205 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_ACTL 0x40006936u
2206 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_ACTL 0x40006938u
2207 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_ACTL 0x4000693au
2208 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_ACTL 0x4000693cu
2209 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_MC 0x40006940u
2210 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_MC 0x40006942u
2211 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_MC 0x40006944u
2212 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_MC 0x40006946u
2213 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_MC 0x40006948u
2214 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_MC 0x4000694au
2215 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_MC 0x4000694cu
2216 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_MC 0x4000694eu
2217 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_MC 0x40006950u
2218 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_MC 0x40006952u
2219 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_MC 0x40006954u
2220 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_MC 0x40006956u
2221 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_MC 0x40006958u
2222 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_MC 0x4000695au
2223 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_MC 0x4000695cu
2224 #define CYDEV_UWRK_UWRK16_DEF_B1_BASE 0x40006a00u
2225 #define CYDEV_UWRK_UWRK16_DEF_B1_SIZE 0x0000015eu
2226 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_A0 0x40006a08u
2227 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_A0 0x40006a0au
2228 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_A0 0x40006a0cu
2229 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_A0 0x40006a0eu
2230 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_A0 0x40006a10u
2231 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_A0 0x40006a12u
2232 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_A0 0x40006a14u
2233 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_A0 0x40006a16u
2234 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_A1 0x40006a28u
2235 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_A1 0x40006a2au
2236 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_A1 0x40006a2cu
2237 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_A1 0x40006a2eu
2238 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_A1 0x40006a30u
2239 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_A1 0x40006a32u
2240 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_A1 0x40006a34u
2241 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_A1 0x40006a36u
2242 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_D0 0x40006a48u
2243 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_D0 0x40006a4au
2244 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_D0 0x40006a4cu
2245 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_D0 0x40006a4eu
2246 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_D0 0x40006a50u
2247 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_D0 0x40006a52u
2248 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_D0 0x40006a54u
2249 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_D0 0x40006a56u
2250 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_D1 0x40006a68u
2251 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_D1 0x40006a6au
2252 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_D1 0x40006a6cu
2253 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_D1 0x40006a6eu
2254 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_D1 0x40006a70u
2255 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_D1 0x40006a72u
2256 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_D1 0x40006a74u
2257 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_D1 0x40006a76u
2258 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_F0 0x40006a88u
2259 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_F0 0x40006a8au
2260 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_F0 0x40006a8cu
2261 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_F0 0x40006a8eu
2262 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_F0 0x40006a90u
2263 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_F0 0x40006a92u
2264 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_F0 0x40006a94u
2265 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_F0 0x40006a96u
2266 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_F1 0x40006aa8u
2267 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_F1 0x40006aaau
2268 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_F1 0x40006aacu
2269 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_F1 0x40006aaeu
2270 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_F1 0x40006ab0u
2271 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_F1 0x40006ab2u
2272 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_F1 0x40006ab4u
2273 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_F1 0x40006ab6u
2274 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_ST 0x40006ac8u
2275 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_ST 0x40006acau
2276 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_ST 0x40006accu
2277 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_ST 0x40006aceu
2278 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_ST 0x40006ad0u
2279 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_ST 0x40006ad2u
2280 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_ST 0x40006ad4u
2281 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_ST 0x40006ad6u
2282 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_CTL 0x40006ae8u
2283 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_CTL 0x40006aeau
2284 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_CTL 0x40006aecu
2285 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_CTL 0x40006aeeu
2286 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_CTL 0x40006af0u
2287 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_CTL 0x40006af2u
2288 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_CTL 0x40006af4u
2289 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_CTL 0x40006af6u
2290 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_MSK 0x40006b08u
2291 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_MSK 0x40006b0au
2292 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_MSK 0x40006b0cu
2293 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_MSK 0x40006b0eu
2294 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_MSK 0x40006b10u
2295 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_MSK 0x40006b12u
2296 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_MSK 0x40006b14u
2297 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_MSK 0x40006b16u
2298 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_ACTL 0x40006b28u
2299 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_ACTL 0x40006b2au
2300 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_ACTL 0x40006b2cu
2301 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_ACTL 0x40006b2eu
2302 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_ACTL 0x40006b30u
2303 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_ACTL 0x40006b32u
2304 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_ACTL 0x40006b34u
2305 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_ACTL 0x40006b36u
2306 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_MC 0x40006b48u
2307 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_MC 0x40006b4au
2308 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_MC 0x40006b4cu
2309 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_MC 0x40006b4eu
2310 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_MC 0x40006b50u
2311 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_MC 0x40006b52u
2312 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_MC 0x40006b54u
2313 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_MC 0x40006b56u
2314 #define CYDEV_PHUB_BASE 0x40007000u
2315 #define CYDEV_PHUB_SIZE 0x00000c00u
2316 #define CYDEV_PHUB_CFG 0x40007000u
2317 #define CYDEV_PHUB_ERR 0x40007004u
2318 #define CYDEV_PHUB_ERR_ADR 0x40007008u
2319 #define CYDEV_PHUB_CH0_BASE 0x40007010u
2320 #define CYDEV_PHUB_CH0_SIZE 0x0000000cu
2321 #define CYDEV_PHUB_CH0_BASIC_CFG 0x40007010u
2322 #define CYDEV_PHUB_CH0_ACTION 0x40007014u
2323 #define CYDEV_PHUB_CH0_BASIC_STATUS 0x40007018u
2324 #define CYDEV_PHUB_CH1_BASE 0x40007020u
2325 #define CYDEV_PHUB_CH1_SIZE 0x0000000cu
2326 #define CYDEV_PHUB_CH1_BASIC_CFG 0x40007020u
2327 #define CYDEV_PHUB_CH1_ACTION 0x40007024u
2328 #define CYDEV_PHUB_CH1_BASIC_STATUS 0x40007028u
2329 #define CYDEV_PHUB_CH2_BASE 0x40007030u
2330 #define CYDEV_PHUB_CH2_SIZE 0x0000000cu
2331 #define CYDEV_PHUB_CH2_BASIC_CFG 0x40007030u
2332 #define CYDEV_PHUB_CH2_ACTION 0x40007034u
2333 #define CYDEV_PHUB_CH2_BASIC_STATUS 0x40007038u
2334 #define CYDEV_PHUB_CH3_BASE 0x40007040u
2335 #define CYDEV_PHUB_CH3_SIZE 0x0000000cu
2336 #define CYDEV_PHUB_CH3_BASIC_CFG 0x40007040u
2337 #define CYDEV_PHUB_CH3_ACTION 0x40007044u
2338 #define CYDEV_PHUB_CH3_BASIC_STATUS 0x40007048u
2339 #define CYDEV_PHUB_CH4_BASE 0x40007050u
2340 #define CYDEV_PHUB_CH4_SIZE 0x0000000cu
2341 #define CYDEV_PHUB_CH4_BASIC_CFG 0x40007050u
2342 #define CYDEV_PHUB_CH4_ACTION 0x40007054u
2343 #define CYDEV_PHUB_CH4_BASIC_STATUS 0x40007058u
2344 #define CYDEV_PHUB_CH5_BASE 0x40007060u
2345 #define CYDEV_PHUB_CH5_SIZE 0x0000000cu
2346 #define CYDEV_PHUB_CH5_BASIC_CFG 0x40007060u
2347 #define CYDEV_PHUB_CH5_ACTION 0x40007064u
2348 #define CYDEV_PHUB_CH5_BASIC_STATUS 0x40007068u
2349 #define CYDEV_PHUB_CH6_BASE 0x40007070u
2350 #define CYDEV_PHUB_CH6_SIZE 0x0000000cu
2351 #define CYDEV_PHUB_CH6_BASIC_CFG 0x40007070u
2352 #define CYDEV_PHUB_CH6_ACTION 0x40007074u
2353 #define CYDEV_PHUB_CH6_BASIC_STATUS 0x40007078u
2354 #define CYDEV_PHUB_CH7_BASE 0x40007080u
2355 #define CYDEV_PHUB_CH7_SIZE 0x0000000cu
2356 #define CYDEV_PHUB_CH7_BASIC_CFG 0x40007080u
2357 #define CYDEV_PHUB_CH7_ACTION 0x40007084u
2358 #define CYDEV_PHUB_CH7_BASIC_STATUS 0x40007088u
2359 #define CYDEV_PHUB_CH8_BASE 0x40007090u
2360 #define CYDEV_PHUB_CH8_SIZE 0x0000000cu
2361 #define CYDEV_PHUB_CH8_BASIC_CFG 0x40007090u
2362 #define CYDEV_PHUB_CH8_ACTION 0x40007094u
2363 #define CYDEV_PHUB_CH8_BASIC_STATUS 0x40007098u
2364 #define CYDEV_PHUB_CH9_BASE 0x400070a0u
2365 #define CYDEV_PHUB_CH9_SIZE 0x0000000cu
2366 #define CYDEV_PHUB_CH9_BASIC_CFG 0x400070a0u
2367 #define CYDEV_PHUB_CH9_ACTION 0x400070a4u
2368 #define CYDEV_PHUB_CH9_BASIC_STATUS 0x400070a8u
2369 #define CYDEV_PHUB_CH10_BASE 0x400070b0u
2370 #define CYDEV_PHUB_CH10_SIZE 0x0000000cu
2371 #define CYDEV_PHUB_CH10_BASIC_CFG 0x400070b0u
2372 #define CYDEV_PHUB_CH10_ACTION 0x400070b4u
2373 #define CYDEV_PHUB_CH10_BASIC_STATUS 0x400070b8u
2374 #define CYDEV_PHUB_CH11_BASE 0x400070c0u
2375 #define CYDEV_PHUB_CH11_SIZE 0x0000000cu
2376 #define CYDEV_PHUB_CH11_BASIC_CFG 0x400070c0u
2377 #define CYDEV_PHUB_CH11_ACTION 0x400070c4u
2378 #define CYDEV_PHUB_CH11_BASIC_STATUS 0x400070c8u
2379 #define CYDEV_PHUB_CH12_BASE 0x400070d0u
2380 #define CYDEV_PHUB_CH12_SIZE 0x0000000cu
2381 #define CYDEV_PHUB_CH12_BASIC_CFG 0x400070d0u
2382 #define CYDEV_PHUB_CH12_ACTION 0x400070d4u
2383 #define CYDEV_PHUB_CH12_BASIC_STATUS 0x400070d8u
2384 #define CYDEV_PHUB_CH13_BASE 0x400070e0u
2385 #define CYDEV_PHUB_CH13_SIZE 0x0000000cu
2386 #define CYDEV_PHUB_CH13_BASIC_CFG 0x400070e0u
2387 #define CYDEV_PHUB_CH13_ACTION 0x400070e4u
2388 #define CYDEV_PHUB_CH13_BASIC_STATUS 0x400070e8u
2389 #define CYDEV_PHUB_CH14_BASE 0x400070f0u
2390 #define CYDEV_PHUB_CH14_SIZE 0x0000000cu
2391 #define CYDEV_PHUB_CH14_BASIC_CFG 0x400070f0u
2392 #define CYDEV_PHUB_CH14_ACTION 0x400070f4u
2393 #define CYDEV_PHUB_CH14_BASIC_STATUS 0x400070f8u
2394 #define CYDEV_PHUB_CH15_BASE 0x40007100u
2395 #define CYDEV_PHUB_CH15_SIZE 0x0000000cu
2396 #define CYDEV_PHUB_CH15_BASIC_CFG 0x40007100u
2397 #define CYDEV_PHUB_CH15_ACTION 0x40007104u
2398 #define CYDEV_PHUB_CH15_BASIC_STATUS 0x40007108u
2399 #define CYDEV_PHUB_CH16_BASE 0x40007110u
2400 #define CYDEV_PHUB_CH16_SIZE 0x0000000cu
2401 #define CYDEV_PHUB_CH16_BASIC_CFG 0x40007110u
2402 #define CYDEV_PHUB_CH16_ACTION 0x40007114u
2403 #define CYDEV_PHUB_CH16_BASIC_STATUS 0x40007118u
2404 #define CYDEV_PHUB_CH17_BASE 0x40007120u
2405 #define CYDEV_PHUB_CH17_SIZE 0x0000000cu
2406 #define CYDEV_PHUB_CH17_BASIC_CFG 0x40007120u
2407 #define CYDEV_PHUB_CH17_ACTION 0x40007124u
2408 #define CYDEV_PHUB_CH17_BASIC_STATUS 0x40007128u
2409 #define CYDEV_PHUB_CH18_BASE 0x40007130u
2410 #define CYDEV_PHUB_CH18_SIZE 0x0000000cu
2411 #define CYDEV_PHUB_CH18_BASIC_CFG 0x40007130u
2412 #define CYDEV_PHUB_CH18_ACTION 0x40007134u
2413 #define CYDEV_PHUB_CH18_BASIC_STATUS 0x40007138u
2414 #define CYDEV_PHUB_CH19_BASE 0x40007140u
2415 #define CYDEV_PHUB_CH19_SIZE 0x0000000cu
2416 #define CYDEV_PHUB_CH19_BASIC_CFG 0x40007140u
2417 #define CYDEV_PHUB_CH19_ACTION 0x40007144u
2418 #define CYDEV_PHUB_CH19_BASIC_STATUS 0x40007148u
2419 #define CYDEV_PHUB_CH20_BASE 0x40007150u
2420 #define CYDEV_PHUB_CH20_SIZE 0x0000000cu
2421 #define CYDEV_PHUB_CH20_BASIC_CFG 0x40007150u
2422 #define CYDEV_PHUB_CH20_ACTION 0x40007154u
2423 #define CYDEV_PHUB_CH20_BASIC_STATUS 0x40007158u
2424 #define CYDEV_PHUB_CH21_BASE 0x40007160u
2425 #define CYDEV_PHUB_CH21_SIZE 0x0000000cu
2426 #define CYDEV_PHUB_CH21_BASIC_CFG 0x40007160u
2427 #define CYDEV_PHUB_CH21_ACTION 0x40007164u
2428 #define CYDEV_PHUB_CH21_BASIC_STATUS 0x40007168u
2429 #define CYDEV_PHUB_CH22_BASE 0x40007170u
2430 #define CYDEV_PHUB_CH22_SIZE 0x0000000cu
2431 #define CYDEV_PHUB_CH22_BASIC_CFG 0x40007170u
2432 #define CYDEV_PHUB_CH22_ACTION 0x40007174u
2433 #define CYDEV_PHUB_CH22_BASIC_STATUS 0x40007178u
2434 #define CYDEV_PHUB_CH23_BASE 0x40007180u
2435 #define CYDEV_PHUB_CH23_SIZE 0x0000000cu
2436 #define CYDEV_PHUB_CH23_BASIC_CFG 0x40007180u
2437 #define CYDEV_PHUB_CH23_ACTION 0x40007184u
2438 #define CYDEV_PHUB_CH23_BASIC_STATUS 0x40007188u
2439 #define CYDEV_PHUB_CFGMEM0_BASE 0x40007600u
2440 #define CYDEV_PHUB_CFGMEM0_SIZE 0x00000008u
2441 #define CYDEV_PHUB_CFGMEM0_CFG0 0x40007600u
2442 #define CYDEV_PHUB_CFGMEM0_CFG1 0x40007604u
2443 #define CYDEV_PHUB_CFGMEM1_BASE 0x40007608u
2444 #define CYDEV_PHUB_CFGMEM1_SIZE 0x00000008u
2445 #define CYDEV_PHUB_CFGMEM1_CFG0 0x40007608u
2446 #define CYDEV_PHUB_CFGMEM1_CFG1 0x4000760cu
2447 #define CYDEV_PHUB_CFGMEM2_BASE 0x40007610u
2448 #define CYDEV_PHUB_CFGMEM2_SIZE 0x00000008u
2449 #define CYDEV_PHUB_CFGMEM2_CFG0 0x40007610u
2450 #define CYDEV_PHUB_CFGMEM2_CFG1 0x40007614u
2451 #define CYDEV_PHUB_CFGMEM3_BASE 0x40007618u
2452 #define CYDEV_PHUB_CFGMEM3_SIZE 0x00000008u
2453 #define CYDEV_PHUB_CFGMEM3_CFG0 0x40007618u
2454 #define CYDEV_PHUB_CFGMEM3_CFG1 0x4000761cu
2455 #define CYDEV_PHUB_CFGMEM4_BASE 0x40007620u
2456 #define CYDEV_PHUB_CFGMEM4_SIZE 0x00000008u
2457 #define CYDEV_PHUB_CFGMEM4_CFG0 0x40007620u
2458 #define CYDEV_PHUB_CFGMEM4_CFG1 0x40007624u
2459 #define CYDEV_PHUB_CFGMEM5_BASE 0x40007628u
2460 #define CYDEV_PHUB_CFGMEM5_SIZE 0x00000008u
2461 #define CYDEV_PHUB_CFGMEM5_CFG0 0x40007628u
2462 #define CYDEV_PHUB_CFGMEM5_CFG1 0x4000762cu
2463 #define CYDEV_PHUB_CFGMEM6_BASE 0x40007630u
2464 #define CYDEV_PHUB_CFGMEM6_SIZE 0x00000008u
2465 #define CYDEV_PHUB_CFGMEM6_CFG0 0x40007630u
2466 #define CYDEV_PHUB_CFGMEM6_CFG1 0x40007634u
2467 #define CYDEV_PHUB_CFGMEM7_BASE 0x40007638u
2468 #define CYDEV_PHUB_CFGMEM7_SIZE 0x00000008u
2469 #define CYDEV_PHUB_CFGMEM7_CFG0 0x40007638u
2470 #define CYDEV_PHUB_CFGMEM7_CFG1 0x4000763cu
2471 #define CYDEV_PHUB_CFGMEM8_BASE 0x40007640u
2472 #define CYDEV_PHUB_CFGMEM8_SIZE 0x00000008u
2473 #define CYDEV_PHUB_CFGMEM8_CFG0 0x40007640u
2474 #define CYDEV_PHUB_CFGMEM8_CFG1 0x40007644u
2475 #define CYDEV_PHUB_CFGMEM9_BASE 0x40007648u
2476 #define CYDEV_PHUB_CFGMEM9_SIZE 0x00000008u
2477 #define CYDEV_PHUB_CFGMEM9_CFG0 0x40007648u
2478 #define CYDEV_PHUB_CFGMEM9_CFG1 0x4000764cu
2479 #define CYDEV_PHUB_CFGMEM10_BASE 0x40007650u
2480 #define CYDEV_PHUB_CFGMEM10_SIZE 0x00000008u
2481 #define CYDEV_PHUB_CFGMEM10_CFG0 0x40007650u
2482 #define CYDEV_PHUB_CFGMEM10_CFG1 0x40007654u
2483 #define CYDEV_PHUB_CFGMEM11_BASE 0x40007658u
2484 #define CYDEV_PHUB_CFGMEM11_SIZE 0x00000008u
2485 #define CYDEV_PHUB_CFGMEM11_CFG0 0x40007658u
2486 #define CYDEV_PHUB_CFGMEM11_CFG1 0x4000765cu
2487 #define CYDEV_PHUB_CFGMEM12_BASE 0x40007660u
2488 #define CYDEV_PHUB_CFGMEM12_SIZE 0x00000008u
2489 #define CYDEV_PHUB_CFGMEM12_CFG0 0x40007660u
2490 #define CYDEV_PHUB_CFGMEM12_CFG1 0x40007664u
2491 #define CYDEV_PHUB_CFGMEM13_BASE 0x40007668u
2492 #define CYDEV_PHUB_CFGMEM13_SIZE 0x00000008u
2493 #define CYDEV_PHUB_CFGMEM13_CFG0 0x40007668u
2494 #define CYDEV_PHUB_CFGMEM13_CFG1 0x4000766cu
2495 #define CYDEV_PHUB_CFGMEM14_BASE 0x40007670u
2496 #define CYDEV_PHUB_CFGMEM14_SIZE 0x00000008u
2497 #define CYDEV_PHUB_CFGMEM14_CFG0 0x40007670u
2498 #define CYDEV_PHUB_CFGMEM14_CFG1 0x40007674u
2499 #define CYDEV_PHUB_CFGMEM15_BASE 0x40007678u
2500 #define CYDEV_PHUB_CFGMEM15_SIZE 0x00000008u
2501 #define CYDEV_PHUB_CFGMEM15_CFG0 0x40007678u
2502 #define CYDEV_PHUB_CFGMEM15_CFG1 0x4000767cu
2503 #define CYDEV_PHUB_CFGMEM16_BASE 0x40007680u
2504 #define CYDEV_PHUB_CFGMEM16_SIZE 0x00000008u
2505 #define CYDEV_PHUB_CFGMEM16_CFG0 0x40007680u
2506 #define CYDEV_PHUB_CFGMEM16_CFG1 0x40007684u
2507 #define CYDEV_PHUB_CFGMEM17_BASE 0x40007688u
2508 #define CYDEV_PHUB_CFGMEM17_SIZE 0x00000008u
2509 #define CYDEV_PHUB_CFGMEM17_CFG0 0x40007688u
2510 #define CYDEV_PHUB_CFGMEM17_CFG1 0x4000768cu
2511 #define CYDEV_PHUB_CFGMEM18_BASE 0x40007690u
2512 #define CYDEV_PHUB_CFGMEM18_SIZE 0x00000008u
2513 #define CYDEV_PHUB_CFGMEM18_CFG0 0x40007690u
2514 #define CYDEV_PHUB_CFGMEM18_CFG1 0x40007694u
2515 #define CYDEV_PHUB_CFGMEM19_BASE 0x40007698u
2516 #define CYDEV_PHUB_CFGMEM19_SIZE 0x00000008u
2517 #define CYDEV_PHUB_CFGMEM19_CFG0 0x40007698u
2518 #define CYDEV_PHUB_CFGMEM19_CFG1 0x4000769cu
2519 #define CYDEV_PHUB_CFGMEM20_BASE 0x400076a0u
2520 #define CYDEV_PHUB_CFGMEM20_SIZE 0x00000008u
2521 #define CYDEV_PHUB_CFGMEM20_CFG0 0x400076a0u
2522 #define CYDEV_PHUB_CFGMEM20_CFG1 0x400076a4u
2523 #define CYDEV_PHUB_CFGMEM21_BASE 0x400076a8u
2524 #define CYDEV_PHUB_CFGMEM21_SIZE 0x00000008u
2525 #define CYDEV_PHUB_CFGMEM21_CFG0 0x400076a8u
2526 #define CYDEV_PHUB_CFGMEM21_CFG1 0x400076acu
2527 #define CYDEV_PHUB_CFGMEM22_BASE 0x400076b0u
2528 #define CYDEV_PHUB_CFGMEM22_SIZE 0x00000008u
2529 #define CYDEV_PHUB_CFGMEM22_CFG0 0x400076b0u
2530 #define CYDEV_PHUB_CFGMEM22_CFG1 0x400076b4u
2531 #define CYDEV_PHUB_CFGMEM23_BASE 0x400076b8u
2532 #define CYDEV_PHUB_CFGMEM23_SIZE 0x00000008u
2533 #define CYDEV_PHUB_CFGMEM23_CFG0 0x400076b8u
2534 #define CYDEV_PHUB_CFGMEM23_CFG1 0x400076bcu
2535 #define CYDEV_PHUB_TDMEM0_BASE 0x40007800u
2536 #define CYDEV_PHUB_TDMEM0_SIZE 0x00000008u
2537 #define CYDEV_PHUB_TDMEM0_ORIG_TD0 0x40007800u
2538 #define CYDEV_PHUB_TDMEM0_ORIG_TD1 0x40007804u
2539 #define CYDEV_PHUB_TDMEM1_BASE 0x40007808u
2540 #define CYDEV_PHUB_TDMEM1_SIZE 0x00000008u
2541 #define CYDEV_PHUB_TDMEM1_ORIG_TD0 0x40007808u
2542 #define CYDEV_PHUB_TDMEM1_ORIG_TD1 0x4000780cu
2543 #define CYDEV_PHUB_TDMEM2_BASE 0x40007810u
2544 #define CYDEV_PHUB_TDMEM2_SIZE 0x00000008u
2545 #define CYDEV_PHUB_TDMEM2_ORIG_TD0 0x40007810u
2546 #define CYDEV_PHUB_TDMEM2_ORIG_TD1 0x40007814u
2547 #define CYDEV_PHUB_TDMEM3_BASE 0x40007818u
2548 #define CYDEV_PHUB_TDMEM3_SIZE 0x00000008u
2549 #define CYDEV_PHUB_TDMEM3_ORIG_TD0 0x40007818u
2550 #define CYDEV_PHUB_TDMEM3_ORIG_TD1 0x4000781cu
2551 #define CYDEV_PHUB_TDMEM4_BASE 0x40007820u
2552 #define CYDEV_PHUB_TDMEM4_SIZE 0x00000008u
2553 #define CYDEV_PHUB_TDMEM4_ORIG_TD0 0x40007820u
2554 #define CYDEV_PHUB_TDMEM4_ORIG_TD1 0x40007824u
2555 #define CYDEV_PHUB_TDMEM5_BASE 0x40007828u
2556 #define CYDEV_PHUB_TDMEM5_SIZE 0x00000008u
2557 #define CYDEV_PHUB_TDMEM5_ORIG_TD0 0x40007828u
2558 #define CYDEV_PHUB_TDMEM5_ORIG_TD1 0x4000782cu
2559 #define CYDEV_PHUB_TDMEM6_BASE 0x40007830u
2560 #define CYDEV_PHUB_TDMEM6_SIZE 0x00000008u
2561 #define CYDEV_PHUB_TDMEM6_ORIG_TD0 0x40007830u
2562 #define CYDEV_PHUB_TDMEM6_ORIG_TD1 0x40007834u
2563 #define CYDEV_PHUB_TDMEM7_BASE 0x40007838u
2564 #define CYDEV_PHUB_TDMEM7_SIZE 0x00000008u
2565 #define CYDEV_PHUB_TDMEM7_ORIG_TD0 0x40007838u
2566 #define CYDEV_PHUB_TDMEM7_ORIG_TD1 0x4000783cu
2567 #define CYDEV_PHUB_TDMEM8_BASE 0x40007840u
2568 #define CYDEV_PHUB_TDMEM8_SIZE 0x00000008u
2569 #define CYDEV_PHUB_TDMEM8_ORIG_TD0 0x40007840u
2570 #define CYDEV_PHUB_TDMEM8_ORIG_TD1 0x40007844u
2571 #define CYDEV_PHUB_TDMEM9_BASE 0x40007848u
2572 #define CYDEV_PHUB_TDMEM9_SIZE 0x00000008u
2573 #define CYDEV_PHUB_TDMEM9_ORIG_TD0 0x40007848u
2574 #define CYDEV_PHUB_TDMEM9_ORIG_TD1 0x4000784cu
2575 #define CYDEV_PHUB_TDMEM10_BASE 0x40007850u
2576 #define CYDEV_PHUB_TDMEM10_SIZE 0x00000008u
2577 #define CYDEV_PHUB_TDMEM10_ORIG_TD0 0x40007850u
2578 #define CYDEV_PHUB_TDMEM10_ORIG_TD1 0x40007854u
2579 #define CYDEV_PHUB_TDMEM11_BASE 0x40007858u
2580 #define CYDEV_PHUB_TDMEM11_SIZE 0x00000008u
2581 #define CYDEV_PHUB_TDMEM11_ORIG_TD0 0x40007858u
2582 #define CYDEV_PHUB_TDMEM11_ORIG_TD1 0x4000785cu
2583 #define CYDEV_PHUB_TDMEM12_BASE 0x40007860u
2584 #define CYDEV_PHUB_TDMEM12_SIZE 0x00000008u
2585 #define CYDEV_PHUB_TDMEM12_ORIG_TD0 0x40007860u
2586 #define CYDEV_PHUB_TDMEM12_ORIG_TD1 0x40007864u
2587 #define CYDEV_PHUB_TDMEM13_BASE 0x40007868u
2588 #define CYDEV_PHUB_TDMEM13_SIZE 0x00000008u
2589 #define CYDEV_PHUB_TDMEM13_ORIG_TD0 0x40007868u
2590 #define CYDEV_PHUB_TDMEM13_ORIG_TD1 0x4000786cu
2591 #define CYDEV_PHUB_TDMEM14_BASE 0x40007870u
2592 #define CYDEV_PHUB_TDMEM14_SIZE 0x00000008u
2593 #define CYDEV_PHUB_TDMEM14_ORIG_TD0 0x40007870u
2594 #define CYDEV_PHUB_TDMEM14_ORIG_TD1 0x40007874u
2595 #define CYDEV_PHUB_TDMEM15_BASE 0x40007878u
2596 #define CYDEV_PHUB_TDMEM15_SIZE 0x00000008u
2597 #define CYDEV_PHUB_TDMEM15_ORIG_TD0 0x40007878u
2598 #define CYDEV_PHUB_TDMEM15_ORIG_TD1 0x4000787cu
2599 #define CYDEV_PHUB_TDMEM16_BASE 0x40007880u
2600 #define CYDEV_PHUB_TDMEM16_SIZE 0x00000008u
2601 #define CYDEV_PHUB_TDMEM16_ORIG_TD0 0x40007880u
2602 #define CYDEV_PHUB_TDMEM16_ORIG_TD1 0x40007884u
2603 #define CYDEV_PHUB_TDMEM17_BASE 0x40007888u
2604 #define CYDEV_PHUB_TDMEM17_SIZE 0x00000008u
2605 #define CYDEV_PHUB_TDMEM17_ORIG_TD0 0x40007888u
2606 #define CYDEV_PHUB_TDMEM17_ORIG_TD1 0x4000788cu
2607 #define CYDEV_PHUB_TDMEM18_BASE 0x40007890u
2608 #define CYDEV_PHUB_TDMEM18_SIZE 0x00000008u
2609 #define CYDEV_PHUB_TDMEM18_ORIG_TD0 0x40007890u
2610 #define CYDEV_PHUB_TDMEM18_ORIG_TD1 0x40007894u
2611 #define CYDEV_PHUB_TDMEM19_BASE 0x40007898u
2612 #define CYDEV_PHUB_TDMEM19_SIZE 0x00000008u
2613 #define CYDEV_PHUB_TDMEM19_ORIG_TD0 0x40007898u
2614 #define CYDEV_PHUB_TDMEM19_ORIG_TD1 0x4000789cu
2615 #define CYDEV_PHUB_TDMEM20_BASE 0x400078a0u
2616 #define CYDEV_PHUB_TDMEM20_SIZE 0x00000008u
2617 #define CYDEV_PHUB_TDMEM20_ORIG_TD0 0x400078a0u
2618 #define CYDEV_PHUB_TDMEM20_ORIG_TD1 0x400078a4u
2619 #define CYDEV_PHUB_TDMEM21_BASE 0x400078a8u
2620 #define CYDEV_PHUB_TDMEM21_SIZE 0x00000008u
2621 #define CYDEV_PHUB_TDMEM21_ORIG_TD0 0x400078a8u
2622 #define CYDEV_PHUB_TDMEM21_ORIG_TD1 0x400078acu
2623 #define CYDEV_PHUB_TDMEM22_BASE 0x400078b0u
2624 #define CYDEV_PHUB_TDMEM22_SIZE 0x00000008u
2625 #define CYDEV_PHUB_TDMEM22_ORIG_TD0 0x400078b0u
2626 #define CYDEV_PHUB_TDMEM22_ORIG_TD1 0x400078b4u
2627 #define CYDEV_PHUB_TDMEM23_BASE 0x400078b8u
2628 #define CYDEV_PHUB_TDMEM23_SIZE 0x00000008u
2629 #define CYDEV_PHUB_TDMEM23_ORIG_TD0 0x400078b8u
2630 #define CYDEV_PHUB_TDMEM23_ORIG_TD1 0x400078bcu
2631 #define CYDEV_PHUB_TDMEM24_BASE 0x400078c0u
2632 #define CYDEV_PHUB_TDMEM24_SIZE 0x00000008u
2633 #define CYDEV_PHUB_TDMEM24_ORIG_TD0 0x400078c0u
2634 #define CYDEV_PHUB_TDMEM24_ORIG_TD1 0x400078c4u
2635 #define CYDEV_PHUB_TDMEM25_BASE 0x400078c8u
2636 #define CYDEV_PHUB_TDMEM25_SIZE 0x00000008u
2637 #define CYDEV_PHUB_TDMEM25_ORIG_TD0 0x400078c8u
2638 #define CYDEV_PHUB_TDMEM25_ORIG_TD1 0x400078ccu
2639 #define CYDEV_PHUB_TDMEM26_BASE 0x400078d0u
2640 #define CYDEV_PHUB_TDMEM26_SIZE 0x00000008u
2641 #define CYDEV_PHUB_TDMEM26_ORIG_TD0 0x400078d0u
2642 #define CYDEV_PHUB_TDMEM26_ORIG_TD1 0x400078d4u
2643 #define CYDEV_PHUB_TDMEM27_BASE 0x400078d8u
2644 #define CYDEV_PHUB_TDMEM27_SIZE 0x00000008u
2645 #define CYDEV_PHUB_TDMEM27_ORIG_TD0 0x400078d8u
2646 #define CYDEV_PHUB_TDMEM27_ORIG_TD1 0x400078dcu
2647 #define CYDEV_PHUB_TDMEM28_BASE 0x400078e0u
2648 #define CYDEV_PHUB_TDMEM28_SIZE 0x00000008u
2649 #define CYDEV_PHUB_TDMEM28_ORIG_TD0 0x400078e0u
2650 #define CYDEV_PHUB_TDMEM28_ORIG_TD1 0x400078e4u
2651 #define CYDEV_PHUB_TDMEM29_BASE 0x400078e8u
2652 #define CYDEV_PHUB_TDMEM29_SIZE 0x00000008u
2653 #define CYDEV_PHUB_TDMEM29_ORIG_TD0 0x400078e8u
2654 #define CYDEV_PHUB_TDMEM29_ORIG_TD1 0x400078ecu
2655 #define CYDEV_PHUB_TDMEM30_BASE 0x400078f0u
2656 #define CYDEV_PHUB_TDMEM30_SIZE 0x00000008u
2657 #define CYDEV_PHUB_TDMEM30_ORIG_TD0 0x400078f0u
2658 #define CYDEV_PHUB_TDMEM30_ORIG_TD1 0x400078f4u
2659 #define CYDEV_PHUB_TDMEM31_BASE 0x400078f8u
2660 #define CYDEV_PHUB_TDMEM31_SIZE 0x00000008u
2661 #define CYDEV_PHUB_TDMEM31_ORIG_TD0 0x400078f8u
2662 #define CYDEV_PHUB_TDMEM31_ORIG_TD1 0x400078fcu
2663 #define CYDEV_PHUB_TDMEM32_BASE 0x40007900u
2664 #define CYDEV_PHUB_TDMEM32_SIZE 0x00000008u
2665 #define CYDEV_PHUB_TDMEM32_ORIG_TD0 0x40007900u
2666 #define CYDEV_PHUB_TDMEM32_ORIG_TD1 0x40007904u
2667 #define CYDEV_PHUB_TDMEM33_BASE 0x40007908u
2668 #define CYDEV_PHUB_TDMEM33_SIZE 0x00000008u
2669 #define CYDEV_PHUB_TDMEM33_ORIG_TD0 0x40007908u
2670 #define CYDEV_PHUB_TDMEM33_ORIG_TD1 0x4000790cu
2671 #define CYDEV_PHUB_TDMEM34_BASE 0x40007910u
2672 #define CYDEV_PHUB_TDMEM34_SIZE 0x00000008u
2673 #define CYDEV_PHUB_TDMEM34_ORIG_TD0 0x40007910u
2674 #define CYDEV_PHUB_TDMEM34_ORIG_TD1 0x40007914u
2675 #define CYDEV_PHUB_TDMEM35_BASE 0x40007918u
2676 #define CYDEV_PHUB_TDMEM35_SIZE 0x00000008u
2677 #define CYDEV_PHUB_TDMEM35_ORIG_TD0 0x40007918u
2678 #define CYDEV_PHUB_TDMEM35_ORIG_TD1 0x4000791cu
2679 #define CYDEV_PHUB_TDMEM36_BASE 0x40007920u
2680 #define CYDEV_PHUB_TDMEM36_SIZE 0x00000008u
2681 #define CYDEV_PHUB_TDMEM36_ORIG_TD0 0x40007920u
2682 #define CYDEV_PHUB_TDMEM36_ORIG_TD1 0x40007924u
2683 #define CYDEV_PHUB_TDMEM37_BASE 0x40007928u
2684 #define CYDEV_PHUB_TDMEM37_SIZE 0x00000008u
2685 #define CYDEV_PHUB_TDMEM37_ORIG_TD0 0x40007928u
2686 #define CYDEV_PHUB_TDMEM37_ORIG_TD1 0x4000792cu
2687 #define CYDEV_PHUB_TDMEM38_BASE 0x40007930u
2688 #define CYDEV_PHUB_TDMEM38_SIZE 0x00000008u
2689 #define CYDEV_PHUB_TDMEM38_ORIG_TD0 0x40007930u
2690 #define CYDEV_PHUB_TDMEM38_ORIG_TD1 0x40007934u
2691 #define CYDEV_PHUB_TDMEM39_BASE 0x40007938u
2692 #define CYDEV_PHUB_TDMEM39_SIZE 0x00000008u
2693 #define CYDEV_PHUB_TDMEM39_ORIG_TD0 0x40007938u
2694 #define CYDEV_PHUB_TDMEM39_ORIG_TD1 0x4000793cu
2695 #define CYDEV_PHUB_TDMEM40_BASE 0x40007940u
2696 #define CYDEV_PHUB_TDMEM40_SIZE 0x00000008u
2697 #define CYDEV_PHUB_TDMEM40_ORIG_TD0 0x40007940u
2698 #define CYDEV_PHUB_TDMEM40_ORIG_TD1 0x40007944u
2699 #define CYDEV_PHUB_TDMEM41_BASE 0x40007948u
2700 #define CYDEV_PHUB_TDMEM41_SIZE 0x00000008u
2701 #define CYDEV_PHUB_TDMEM41_ORIG_TD0 0x40007948u
2702 #define CYDEV_PHUB_TDMEM41_ORIG_TD1 0x4000794cu
2703 #define CYDEV_PHUB_TDMEM42_BASE 0x40007950u
2704 #define CYDEV_PHUB_TDMEM42_SIZE 0x00000008u
2705 #define CYDEV_PHUB_TDMEM42_ORIG_TD0 0x40007950u
2706 #define CYDEV_PHUB_TDMEM42_ORIG_TD1 0x40007954u
2707 #define CYDEV_PHUB_TDMEM43_BASE 0x40007958u
2708 #define CYDEV_PHUB_TDMEM43_SIZE 0x00000008u
2709 #define CYDEV_PHUB_TDMEM43_ORIG_TD0 0x40007958u
2710 #define CYDEV_PHUB_TDMEM43_ORIG_TD1 0x4000795cu
2711 #define CYDEV_PHUB_TDMEM44_BASE 0x40007960u
2712 #define CYDEV_PHUB_TDMEM44_SIZE 0x00000008u
2713 #define CYDEV_PHUB_TDMEM44_ORIG_TD0 0x40007960u
2714 #define CYDEV_PHUB_TDMEM44_ORIG_TD1 0x40007964u
2715 #define CYDEV_PHUB_TDMEM45_BASE 0x40007968u
2716 #define CYDEV_PHUB_TDMEM45_SIZE 0x00000008u
2717 #define CYDEV_PHUB_TDMEM45_ORIG_TD0 0x40007968u
2718 #define CYDEV_PHUB_TDMEM45_ORIG_TD1 0x4000796cu
2719 #define CYDEV_PHUB_TDMEM46_BASE 0x40007970u
2720 #define CYDEV_PHUB_TDMEM46_SIZE 0x00000008u
2721 #define CYDEV_PHUB_TDMEM46_ORIG_TD0 0x40007970u
2722 #define CYDEV_PHUB_TDMEM46_ORIG_TD1 0x40007974u
2723 #define CYDEV_PHUB_TDMEM47_BASE 0x40007978u
2724 #define CYDEV_PHUB_TDMEM47_SIZE 0x00000008u
2725 #define CYDEV_PHUB_TDMEM47_ORIG_TD0 0x40007978u
2726 #define CYDEV_PHUB_TDMEM47_ORIG_TD1 0x4000797cu
2727 #define CYDEV_PHUB_TDMEM48_BASE 0x40007980u
2728 #define CYDEV_PHUB_TDMEM48_SIZE 0x00000008u
2729 #define CYDEV_PHUB_TDMEM48_ORIG_TD0 0x40007980u
2730 #define CYDEV_PHUB_TDMEM48_ORIG_TD1 0x40007984u
2731 #define CYDEV_PHUB_TDMEM49_BASE 0x40007988u
2732 #define CYDEV_PHUB_TDMEM49_SIZE 0x00000008u
2733 #define CYDEV_PHUB_TDMEM49_ORIG_TD0 0x40007988u
2734 #define CYDEV_PHUB_TDMEM49_ORIG_TD1 0x4000798cu
2735 #define CYDEV_PHUB_TDMEM50_BASE 0x40007990u
2736 #define CYDEV_PHUB_TDMEM50_SIZE 0x00000008u
2737 #define CYDEV_PHUB_TDMEM50_ORIG_TD0 0x40007990u
2738 #define CYDEV_PHUB_TDMEM50_ORIG_TD1 0x40007994u
2739 #define CYDEV_PHUB_TDMEM51_BASE 0x40007998u
2740 #define CYDEV_PHUB_TDMEM51_SIZE 0x00000008u
2741 #define CYDEV_PHUB_TDMEM51_ORIG_TD0 0x40007998u
2742 #define CYDEV_PHUB_TDMEM51_ORIG_TD1 0x4000799cu
2743 #define CYDEV_PHUB_TDMEM52_BASE 0x400079a0u
2744 #define CYDEV_PHUB_TDMEM52_SIZE 0x00000008u
2745 #define CYDEV_PHUB_TDMEM52_ORIG_TD0 0x400079a0u
2746 #define CYDEV_PHUB_TDMEM52_ORIG_TD1 0x400079a4u
2747 #define CYDEV_PHUB_TDMEM53_BASE 0x400079a8u
2748 #define CYDEV_PHUB_TDMEM53_SIZE 0x00000008u
2749 #define CYDEV_PHUB_TDMEM53_ORIG_TD0 0x400079a8u
2750 #define CYDEV_PHUB_TDMEM53_ORIG_TD1 0x400079acu
2751 #define CYDEV_PHUB_TDMEM54_BASE 0x400079b0u
2752 #define CYDEV_PHUB_TDMEM54_SIZE 0x00000008u
2753 #define CYDEV_PHUB_TDMEM54_ORIG_TD0 0x400079b0u
2754 #define CYDEV_PHUB_TDMEM54_ORIG_TD1 0x400079b4u
2755 #define CYDEV_PHUB_TDMEM55_BASE 0x400079b8u
2756 #define CYDEV_PHUB_TDMEM55_SIZE 0x00000008u
2757 #define CYDEV_PHUB_TDMEM55_ORIG_TD0 0x400079b8u
2758 #define CYDEV_PHUB_TDMEM55_ORIG_TD1 0x400079bcu
2759 #define CYDEV_PHUB_TDMEM56_BASE 0x400079c0u
2760 #define CYDEV_PHUB_TDMEM56_SIZE 0x00000008u
2761 #define CYDEV_PHUB_TDMEM56_ORIG_TD0 0x400079c0u
2762 #define CYDEV_PHUB_TDMEM56_ORIG_TD1 0x400079c4u
2763 #define CYDEV_PHUB_TDMEM57_BASE 0x400079c8u
2764 #define CYDEV_PHUB_TDMEM57_SIZE 0x00000008u
2765 #define CYDEV_PHUB_TDMEM57_ORIG_TD0 0x400079c8u
2766 #define CYDEV_PHUB_TDMEM57_ORIG_TD1 0x400079ccu
2767 #define CYDEV_PHUB_TDMEM58_BASE 0x400079d0u
2768 #define CYDEV_PHUB_TDMEM58_SIZE 0x00000008u
2769 #define CYDEV_PHUB_TDMEM58_ORIG_TD0 0x400079d0u
2770 #define CYDEV_PHUB_TDMEM58_ORIG_TD1 0x400079d4u
2771 #define CYDEV_PHUB_TDMEM59_BASE 0x400079d8u
2772 #define CYDEV_PHUB_TDMEM59_SIZE 0x00000008u
2773 #define CYDEV_PHUB_TDMEM59_ORIG_TD0 0x400079d8u
2774 #define CYDEV_PHUB_TDMEM59_ORIG_TD1 0x400079dcu
2775 #define CYDEV_PHUB_TDMEM60_BASE 0x400079e0u
2776 #define CYDEV_PHUB_TDMEM60_SIZE 0x00000008u
2777 #define CYDEV_PHUB_TDMEM60_ORIG_TD0 0x400079e0u
2778 #define CYDEV_PHUB_TDMEM60_ORIG_TD1 0x400079e4u
2779 #define CYDEV_PHUB_TDMEM61_BASE 0x400079e8u
2780 #define CYDEV_PHUB_TDMEM61_SIZE 0x00000008u
2781 #define CYDEV_PHUB_TDMEM61_ORIG_TD0 0x400079e8u
2782 #define CYDEV_PHUB_TDMEM61_ORIG_TD1 0x400079ecu
2783 #define CYDEV_PHUB_TDMEM62_BASE 0x400079f0u
2784 #define CYDEV_PHUB_TDMEM62_SIZE 0x00000008u
2785 #define CYDEV_PHUB_TDMEM62_ORIG_TD0 0x400079f0u
2786 #define CYDEV_PHUB_TDMEM62_ORIG_TD1 0x400079f4u
2787 #define CYDEV_PHUB_TDMEM63_BASE 0x400079f8u
2788 #define CYDEV_PHUB_TDMEM63_SIZE 0x00000008u
2789 #define CYDEV_PHUB_TDMEM63_ORIG_TD0 0x400079f8u
2790 #define CYDEV_PHUB_TDMEM63_ORIG_TD1 0x400079fcu
2791 #define CYDEV_PHUB_TDMEM64_BASE 0x40007a00u
2792 #define CYDEV_PHUB_TDMEM64_SIZE 0x00000008u
2793 #define CYDEV_PHUB_TDMEM64_ORIG_TD0 0x40007a00u
2794 #define CYDEV_PHUB_TDMEM64_ORIG_TD1 0x40007a04u
2795 #define CYDEV_PHUB_TDMEM65_BASE 0x40007a08u
2796 #define CYDEV_PHUB_TDMEM65_SIZE 0x00000008u
2797 #define CYDEV_PHUB_TDMEM65_ORIG_TD0 0x40007a08u
2798 #define CYDEV_PHUB_TDMEM65_ORIG_TD1 0x40007a0cu
2799 #define CYDEV_PHUB_TDMEM66_BASE 0x40007a10u
2800 #define CYDEV_PHUB_TDMEM66_SIZE 0x00000008u
2801 #define CYDEV_PHUB_TDMEM66_ORIG_TD0 0x40007a10u
2802 #define CYDEV_PHUB_TDMEM66_ORIG_TD1 0x40007a14u
2803 #define CYDEV_PHUB_TDMEM67_BASE 0x40007a18u
2804 #define CYDEV_PHUB_TDMEM67_SIZE 0x00000008u
2805 #define CYDEV_PHUB_TDMEM67_ORIG_TD0 0x40007a18u
2806 #define CYDEV_PHUB_TDMEM67_ORIG_TD1 0x40007a1cu
2807 #define CYDEV_PHUB_TDMEM68_BASE 0x40007a20u
2808 #define CYDEV_PHUB_TDMEM68_SIZE 0x00000008u
2809 #define CYDEV_PHUB_TDMEM68_ORIG_TD0 0x40007a20u
2810 #define CYDEV_PHUB_TDMEM68_ORIG_TD1 0x40007a24u
2811 #define CYDEV_PHUB_TDMEM69_BASE 0x40007a28u
2812 #define CYDEV_PHUB_TDMEM69_SIZE 0x00000008u
2813 #define CYDEV_PHUB_TDMEM69_ORIG_TD0 0x40007a28u
2814 #define CYDEV_PHUB_TDMEM69_ORIG_TD1 0x40007a2cu
2815 #define CYDEV_PHUB_TDMEM70_BASE 0x40007a30u
2816 #define CYDEV_PHUB_TDMEM70_SIZE 0x00000008u
2817 #define CYDEV_PHUB_TDMEM70_ORIG_TD0 0x40007a30u
2818 #define CYDEV_PHUB_TDMEM70_ORIG_TD1 0x40007a34u
2819 #define CYDEV_PHUB_TDMEM71_BASE 0x40007a38u
2820 #define CYDEV_PHUB_TDMEM71_SIZE 0x00000008u
2821 #define CYDEV_PHUB_TDMEM71_ORIG_TD0 0x40007a38u
2822 #define CYDEV_PHUB_TDMEM71_ORIG_TD1 0x40007a3cu
2823 #define CYDEV_PHUB_TDMEM72_BASE 0x40007a40u
2824 #define CYDEV_PHUB_TDMEM72_SIZE 0x00000008u
2825 #define CYDEV_PHUB_TDMEM72_ORIG_TD0 0x40007a40u
2826 #define CYDEV_PHUB_TDMEM72_ORIG_TD1 0x40007a44u
2827 #define CYDEV_PHUB_TDMEM73_BASE 0x40007a48u
2828 #define CYDEV_PHUB_TDMEM73_SIZE 0x00000008u
2829 #define CYDEV_PHUB_TDMEM73_ORIG_TD0 0x40007a48u
2830 #define CYDEV_PHUB_TDMEM73_ORIG_TD1 0x40007a4cu
2831 #define CYDEV_PHUB_TDMEM74_BASE 0x40007a50u
2832 #define CYDEV_PHUB_TDMEM74_SIZE 0x00000008u
2833 #define CYDEV_PHUB_TDMEM74_ORIG_TD0 0x40007a50u
2834 #define CYDEV_PHUB_TDMEM74_ORIG_TD1 0x40007a54u
2835 #define CYDEV_PHUB_TDMEM75_BASE 0x40007a58u
2836 #define CYDEV_PHUB_TDMEM75_SIZE 0x00000008u
2837 #define CYDEV_PHUB_TDMEM75_ORIG_TD0 0x40007a58u
2838 #define CYDEV_PHUB_TDMEM75_ORIG_TD1 0x40007a5cu
2839 #define CYDEV_PHUB_TDMEM76_BASE 0x40007a60u
2840 #define CYDEV_PHUB_TDMEM76_SIZE 0x00000008u
2841 #define CYDEV_PHUB_TDMEM76_ORIG_TD0 0x40007a60u
2842 #define CYDEV_PHUB_TDMEM76_ORIG_TD1 0x40007a64u
2843 #define CYDEV_PHUB_TDMEM77_BASE 0x40007a68u
2844 #define CYDEV_PHUB_TDMEM77_SIZE 0x00000008u
2845 #define CYDEV_PHUB_TDMEM77_ORIG_TD0 0x40007a68u
2846 #define CYDEV_PHUB_TDMEM77_ORIG_TD1 0x40007a6cu
2847 #define CYDEV_PHUB_TDMEM78_BASE 0x40007a70u
2848 #define CYDEV_PHUB_TDMEM78_SIZE 0x00000008u
2849 #define CYDEV_PHUB_TDMEM78_ORIG_TD0 0x40007a70u
2850 #define CYDEV_PHUB_TDMEM78_ORIG_TD1 0x40007a74u
2851 #define CYDEV_PHUB_TDMEM79_BASE 0x40007a78u
2852 #define CYDEV_PHUB_TDMEM79_SIZE 0x00000008u
2853 #define CYDEV_PHUB_TDMEM79_ORIG_TD0 0x40007a78u
2854 #define CYDEV_PHUB_TDMEM79_ORIG_TD1 0x40007a7cu
2855 #define CYDEV_PHUB_TDMEM80_BASE 0x40007a80u
2856 #define CYDEV_PHUB_TDMEM80_SIZE 0x00000008u
2857 #define CYDEV_PHUB_TDMEM80_ORIG_TD0 0x40007a80u
2858 #define CYDEV_PHUB_TDMEM80_ORIG_TD1 0x40007a84u
2859 #define CYDEV_PHUB_TDMEM81_BASE 0x40007a88u
2860 #define CYDEV_PHUB_TDMEM81_SIZE 0x00000008u
2861 #define CYDEV_PHUB_TDMEM81_ORIG_TD0 0x40007a88u
2862 #define CYDEV_PHUB_TDMEM81_ORIG_TD1 0x40007a8cu
2863 #define CYDEV_PHUB_TDMEM82_BASE 0x40007a90u
2864 #define CYDEV_PHUB_TDMEM82_SIZE 0x00000008u
2865 #define CYDEV_PHUB_TDMEM82_ORIG_TD0 0x40007a90u
2866 #define CYDEV_PHUB_TDMEM82_ORIG_TD1 0x40007a94u
2867 #define CYDEV_PHUB_TDMEM83_BASE 0x40007a98u
2868 #define CYDEV_PHUB_TDMEM83_SIZE 0x00000008u
2869 #define CYDEV_PHUB_TDMEM83_ORIG_TD0 0x40007a98u
2870 #define CYDEV_PHUB_TDMEM83_ORIG_TD1 0x40007a9cu
2871 #define CYDEV_PHUB_TDMEM84_BASE 0x40007aa0u
2872 #define CYDEV_PHUB_TDMEM84_SIZE 0x00000008u
2873 #define CYDEV_PHUB_TDMEM84_ORIG_TD0 0x40007aa0u
2874 #define CYDEV_PHUB_TDMEM84_ORIG_TD1 0x40007aa4u
2875 #define CYDEV_PHUB_TDMEM85_BASE 0x40007aa8u
2876 #define CYDEV_PHUB_TDMEM85_SIZE 0x00000008u
2877 #define CYDEV_PHUB_TDMEM85_ORIG_TD0 0x40007aa8u
2878 #define CYDEV_PHUB_TDMEM85_ORIG_TD1 0x40007aacu
2879 #define CYDEV_PHUB_TDMEM86_BASE 0x40007ab0u
2880 #define CYDEV_PHUB_TDMEM86_SIZE 0x00000008u
2881 #define CYDEV_PHUB_TDMEM86_ORIG_TD0 0x40007ab0u
2882 #define CYDEV_PHUB_TDMEM86_ORIG_TD1 0x40007ab4u
2883 #define CYDEV_PHUB_TDMEM87_BASE 0x40007ab8u
2884 #define CYDEV_PHUB_TDMEM87_SIZE 0x00000008u
2885 #define CYDEV_PHUB_TDMEM87_ORIG_TD0 0x40007ab8u
2886 #define CYDEV_PHUB_TDMEM87_ORIG_TD1 0x40007abcu
2887 #define CYDEV_PHUB_TDMEM88_BASE 0x40007ac0u
2888 #define CYDEV_PHUB_TDMEM88_SIZE 0x00000008u
2889 #define CYDEV_PHUB_TDMEM88_ORIG_TD0 0x40007ac0u
2890 #define CYDEV_PHUB_TDMEM88_ORIG_TD1 0x40007ac4u
2891 #define CYDEV_PHUB_TDMEM89_BASE 0x40007ac8u
2892 #define CYDEV_PHUB_TDMEM89_SIZE 0x00000008u
2893 #define CYDEV_PHUB_TDMEM89_ORIG_TD0 0x40007ac8u
2894 #define CYDEV_PHUB_TDMEM89_ORIG_TD1 0x40007accu
2895 #define CYDEV_PHUB_TDMEM90_BASE 0x40007ad0u
2896 #define CYDEV_PHUB_TDMEM90_SIZE 0x00000008u
2897 #define CYDEV_PHUB_TDMEM90_ORIG_TD0 0x40007ad0u
2898 #define CYDEV_PHUB_TDMEM90_ORIG_TD1 0x40007ad4u
2899 #define CYDEV_PHUB_TDMEM91_BASE 0x40007ad8u
2900 #define CYDEV_PHUB_TDMEM91_SIZE 0x00000008u
2901 #define CYDEV_PHUB_TDMEM91_ORIG_TD0 0x40007ad8u
2902 #define CYDEV_PHUB_TDMEM91_ORIG_TD1 0x40007adcu
2903 #define CYDEV_PHUB_TDMEM92_BASE 0x40007ae0u
2904 #define CYDEV_PHUB_TDMEM92_SIZE 0x00000008u
2905 #define CYDEV_PHUB_TDMEM92_ORIG_TD0 0x40007ae0u
2906 #define CYDEV_PHUB_TDMEM92_ORIG_TD1 0x40007ae4u
2907 #define CYDEV_PHUB_TDMEM93_BASE 0x40007ae8u
2908 #define CYDEV_PHUB_TDMEM93_SIZE 0x00000008u
2909 #define CYDEV_PHUB_TDMEM93_ORIG_TD0 0x40007ae8u
2910 #define CYDEV_PHUB_TDMEM93_ORIG_TD1 0x40007aecu
2911 #define CYDEV_PHUB_TDMEM94_BASE 0x40007af0u
2912 #define CYDEV_PHUB_TDMEM94_SIZE 0x00000008u
2913 #define CYDEV_PHUB_TDMEM94_ORIG_TD0 0x40007af0u
2914 #define CYDEV_PHUB_TDMEM94_ORIG_TD1 0x40007af4u
2915 #define CYDEV_PHUB_TDMEM95_BASE 0x40007af8u
2916 #define CYDEV_PHUB_TDMEM95_SIZE 0x00000008u
2917 #define CYDEV_PHUB_TDMEM95_ORIG_TD0 0x40007af8u
2918 #define CYDEV_PHUB_TDMEM95_ORIG_TD1 0x40007afcu
2919 #define CYDEV_PHUB_TDMEM96_BASE 0x40007b00u
2920 #define CYDEV_PHUB_TDMEM96_SIZE 0x00000008u
2921 #define CYDEV_PHUB_TDMEM96_ORIG_TD0 0x40007b00u
2922 #define CYDEV_PHUB_TDMEM96_ORIG_TD1 0x40007b04u
2923 #define CYDEV_PHUB_TDMEM97_BASE 0x40007b08u
2924 #define CYDEV_PHUB_TDMEM97_SIZE 0x00000008u
2925 #define CYDEV_PHUB_TDMEM97_ORIG_TD0 0x40007b08u
2926 #define CYDEV_PHUB_TDMEM97_ORIG_TD1 0x40007b0cu
2927 #define CYDEV_PHUB_TDMEM98_BASE 0x40007b10u
2928 #define CYDEV_PHUB_TDMEM98_SIZE 0x00000008u
2929 #define CYDEV_PHUB_TDMEM98_ORIG_TD0 0x40007b10u
2930 #define CYDEV_PHUB_TDMEM98_ORIG_TD1 0x40007b14u
2931 #define CYDEV_PHUB_TDMEM99_BASE 0x40007b18u
2932 #define CYDEV_PHUB_TDMEM99_SIZE 0x00000008u
2933 #define CYDEV_PHUB_TDMEM99_ORIG_TD0 0x40007b18u
2934 #define CYDEV_PHUB_TDMEM99_ORIG_TD1 0x40007b1cu
2935 #define CYDEV_PHUB_TDMEM100_BASE 0x40007b20u
2936 #define CYDEV_PHUB_TDMEM100_SIZE 0x00000008u
2937 #define CYDEV_PHUB_TDMEM100_ORIG_TD0 0x40007b20u
2938 #define CYDEV_PHUB_TDMEM100_ORIG_TD1 0x40007b24u
2939 #define CYDEV_PHUB_TDMEM101_BASE 0x40007b28u
2940 #define CYDEV_PHUB_TDMEM101_SIZE 0x00000008u
2941 #define CYDEV_PHUB_TDMEM101_ORIG_TD0 0x40007b28u
2942 #define CYDEV_PHUB_TDMEM101_ORIG_TD1 0x40007b2cu
2943 #define CYDEV_PHUB_TDMEM102_BASE 0x40007b30u
2944 #define CYDEV_PHUB_TDMEM102_SIZE 0x00000008u
2945 #define CYDEV_PHUB_TDMEM102_ORIG_TD0 0x40007b30u
2946 #define CYDEV_PHUB_TDMEM102_ORIG_TD1 0x40007b34u
2947 #define CYDEV_PHUB_TDMEM103_BASE 0x40007b38u
2948 #define CYDEV_PHUB_TDMEM103_SIZE 0x00000008u
2949 #define CYDEV_PHUB_TDMEM103_ORIG_TD0 0x40007b38u
2950 #define CYDEV_PHUB_TDMEM103_ORIG_TD1 0x40007b3cu
2951 #define CYDEV_PHUB_TDMEM104_BASE 0x40007b40u
2952 #define CYDEV_PHUB_TDMEM104_SIZE 0x00000008u
2953 #define CYDEV_PHUB_TDMEM104_ORIG_TD0 0x40007b40u
2954 #define CYDEV_PHUB_TDMEM104_ORIG_TD1 0x40007b44u
2955 #define CYDEV_PHUB_TDMEM105_BASE 0x40007b48u
2956 #define CYDEV_PHUB_TDMEM105_SIZE 0x00000008u
2957 #define CYDEV_PHUB_TDMEM105_ORIG_TD0 0x40007b48u
2958 #define CYDEV_PHUB_TDMEM105_ORIG_TD1 0x40007b4cu
2959 #define CYDEV_PHUB_TDMEM106_BASE 0x40007b50u
2960 #define CYDEV_PHUB_TDMEM106_SIZE 0x00000008u
2961 #define CYDEV_PHUB_TDMEM106_ORIG_TD0 0x40007b50u
2962 #define CYDEV_PHUB_TDMEM106_ORIG_TD1 0x40007b54u
2963 #define CYDEV_PHUB_TDMEM107_BASE 0x40007b58u
2964 #define CYDEV_PHUB_TDMEM107_SIZE 0x00000008u
2965 #define CYDEV_PHUB_TDMEM107_ORIG_TD0 0x40007b58u
2966 #define CYDEV_PHUB_TDMEM107_ORIG_TD1 0x40007b5cu
2967 #define CYDEV_PHUB_TDMEM108_BASE 0x40007b60u
2968 #define CYDEV_PHUB_TDMEM108_SIZE 0x00000008u
2969 #define CYDEV_PHUB_TDMEM108_ORIG_TD0 0x40007b60u
2970 #define CYDEV_PHUB_TDMEM108_ORIG_TD1 0x40007b64u
2971 #define CYDEV_PHUB_TDMEM109_BASE 0x40007b68u
2972 #define CYDEV_PHUB_TDMEM109_SIZE 0x00000008u
2973 #define CYDEV_PHUB_TDMEM109_ORIG_TD0 0x40007b68u
2974 #define CYDEV_PHUB_TDMEM109_ORIG_TD1 0x40007b6cu
2975 #define CYDEV_PHUB_TDMEM110_BASE 0x40007b70u
2976 #define CYDEV_PHUB_TDMEM110_SIZE 0x00000008u
2977 #define CYDEV_PHUB_TDMEM110_ORIG_TD0 0x40007b70u
2978 #define CYDEV_PHUB_TDMEM110_ORIG_TD1 0x40007b74u
2979 #define CYDEV_PHUB_TDMEM111_BASE 0x40007b78u
2980 #define CYDEV_PHUB_TDMEM111_SIZE 0x00000008u
2981 #define CYDEV_PHUB_TDMEM111_ORIG_TD0 0x40007b78u
2982 #define CYDEV_PHUB_TDMEM111_ORIG_TD1 0x40007b7cu
2983 #define CYDEV_PHUB_TDMEM112_BASE 0x40007b80u
2984 #define CYDEV_PHUB_TDMEM112_SIZE 0x00000008u
2985 #define CYDEV_PHUB_TDMEM112_ORIG_TD0 0x40007b80u
2986 #define CYDEV_PHUB_TDMEM112_ORIG_TD1 0x40007b84u
2987 #define CYDEV_PHUB_TDMEM113_BASE 0x40007b88u
2988 #define CYDEV_PHUB_TDMEM113_SIZE 0x00000008u
2989 #define CYDEV_PHUB_TDMEM113_ORIG_TD0 0x40007b88u
2990 #define CYDEV_PHUB_TDMEM113_ORIG_TD1 0x40007b8cu
2991 #define CYDEV_PHUB_TDMEM114_BASE 0x40007b90u
2992 #define CYDEV_PHUB_TDMEM114_SIZE 0x00000008u
2993 #define CYDEV_PHUB_TDMEM114_ORIG_TD0 0x40007b90u
2994 #define CYDEV_PHUB_TDMEM114_ORIG_TD1 0x40007b94u
2995 #define CYDEV_PHUB_TDMEM115_BASE 0x40007b98u
2996 #define CYDEV_PHUB_TDMEM115_SIZE 0x00000008u
2997 #define CYDEV_PHUB_TDMEM115_ORIG_TD0 0x40007b98u
2998 #define CYDEV_PHUB_TDMEM115_ORIG_TD1 0x40007b9cu
2999 #define CYDEV_PHUB_TDMEM116_BASE 0x40007ba0u
3000 #define CYDEV_PHUB_TDMEM116_SIZE 0x00000008u
3001 #define CYDEV_PHUB_TDMEM116_ORIG_TD0 0x40007ba0u
3002 #define CYDEV_PHUB_TDMEM116_ORIG_TD1 0x40007ba4u
3003 #define CYDEV_PHUB_TDMEM117_BASE 0x40007ba8u
3004 #define CYDEV_PHUB_TDMEM117_SIZE 0x00000008u
3005 #define CYDEV_PHUB_TDMEM117_ORIG_TD0 0x40007ba8u
3006 #define CYDEV_PHUB_TDMEM117_ORIG_TD1 0x40007bacu
3007 #define CYDEV_PHUB_TDMEM118_BASE 0x40007bb0u
3008 #define CYDEV_PHUB_TDMEM118_SIZE 0x00000008u
3009 #define CYDEV_PHUB_TDMEM118_ORIG_TD0 0x40007bb0u
3010 #define CYDEV_PHUB_TDMEM118_ORIG_TD1 0x40007bb4u
3011 #define CYDEV_PHUB_TDMEM119_BASE 0x40007bb8u
3012 #define CYDEV_PHUB_TDMEM119_SIZE 0x00000008u
3013 #define CYDEV_PHUB_TDMEM119_ORIG_TD0 0x40007bb8u
3014 #define CYDEV_PHUB_TDMEM119_ORIG_TD1 0x40007bbcu
3015 #define CYDEV_PHUB_TDMEM120_BASE 0x40007bc0u
3016 #define CYDEV_PHUB_TDMEM120_SIZE 0x00000008u
3017 #define CYDEV_PHUB_TDMEM120_ORIG_TD0 0x40007bc0u
3018 #define CYDEV_PHUB_TDMEM120_ORIG_TD1 0x40007bc4u
3019 #define CYDEV_PHUB_TDMEM121_BASE 0x40007bc8u
3020 #define CYDEV_PHUB_TDMEM121_SIZE 0x00000008u
3021 #define CYDEV_PHUB_TDMEM121_ORIG_TD0 0x40007bc8u
3022 #define CYDEV_PHUB_TDMEM121_ORIG_TD1 0x40007bccu
3023 #define CYDEV_PHUB_TDMEM122_BASE 0x40007bd0u
3024 #define CYDEV_PHUB_TDMEM122_SIZE 0x00000008u
3025 #define CYDEV_PHUB_TDMEM122_ORIG_TD0 0x40007bd0u
3026 #define CYDEV_PHUB_TDMEM122_ORIG_TD1 0x40007bd4u
3027 #define CYDEV_PHUB_TDMEM123_BASE 0x40007bd8u
3028 #define CYDEV_PHUB_TDMEM123_SIZE 0x00000008u
3029 #define CYDEV_PHUB_TDMEM123_ORIG_TD0 0x40007bd8u
3030 #define CYDEV_PHUB_TDMEM123_ORIG_TD1 0x40007bdcu
3031 #define CYDEV_PHUB_TDMEM124_BASE 0x40007be0u
3032 #define CYDEV_PHUB_TDMEM124_SIZE 0x00000008u
3033 #define CYDEV_PHUB_TDMEM124_ORIG_TD0 0x40007be0u
3034 #define CYDEV_PHUB_TDMEM124_ORIG_TD1 0x40007be4u
3035 #define CYDEV_PHUB_TDMEM125_BASE 0x40007be8u
3036 #define CYDEV_PHUB_TDMEM125_SIZE 0x00000008u
3037 #define CYDEV_PHUB_TDMEM125_ORIG_TD0 0x40007be8u
3038 #define CYDEV_PHUB_TDMEM125_ORIG_TD1 0x40007becu
3039 #define CYDEV_PHUB_TDMEM126_BASE 0x40007bf0u
3040 #define CYDEV_PHUB_TDMEM126_SIZE 0x00000008u
3041 #define CYDEV_PHUB_TDMEM126_ORIG_TD0 0x40007bf0u
3042 #define CYDEV_PHUB_TDMEM126_ORIG_TD1 0x40007bf4u
3043 #define CYDEV_PHUB_TDMEM127_BASE 0x40007bf8u
3044 #define CYDEV_PHUB_TDMEM127_SIZE 0x00000008u
3045 #define CYDEV_PHUB_TDMEM127_ORIG_TD0 0x40007bf8u
3046 #define CYDEV_PHUB_TDMEM127_ORIG_TD1 0x40007bfcu
3047 #define CYDEV_EE_BASE 0x40008000u
3048 #define CYDEV_EE_SIZE 0x00000800u
3049 #define CYDEV_EE_DATA_MBASE 0x40008000u
3050 #define CYDEV_EE_DATA_MSIZE 0x00000800u
3051 #define CYDEV_CAN0_BASE 0x4000a000u
3052 #define CYDEV_CAN0_SIZE 0x000002a0u
3053 #define CYDEV_CAN0_CSR_BASE 0x4000a000u
3054 #define CYDEV_CAN0_CSR_SIZE 0x00000018u
3055 #define CYDEV_CAN0_CSR_INT_SR 0x4000a000u
3056 #define CYDEV_CAN0_CSR_INT_EN 0x4000a004u
3057 #define CYDEV_CAN0_CSR_BUF_SR 0x4000a008u
3058 #define CYDEV_CAN0_CSR_ERR_SR 0x4000a00cu
3059 #define CYDEV_CAN0_CSR_CMD 0x4000a010u
3060 #define CYDEV_CAN0_CSR_CFG 0x4000a014u
3061 #define CYDEV_CAN0_TX0_BASE 0x4000a020u
3062 #define CYDEV_CAN0_TX0_SIZE 0x00000010u
3063 #define CYDEV_CAN0_TX0_CMD 0x4000a020u
3064 #define CYDEV_CAN0_TX0_ID 0x4000a024u
3065 #define CYDEV_CAN0_TX0_DH 0x4000a028u
3066 #define CYDEV_CAN0_TX0_DL 0x4000a02cu
3067 #define CYDEV_CAN0_TX1_BASE 0x4000a030u
3068 #define CYDEV_CAN0_TX1_SIZE 0x00000010u
3069 #define CYDEV_CAN0_TX1_CMD 0x4000a030u
3070 #define CYDEV_CAN0_TX1_ID 0x4000a034u
3071 #define CYDEV_CAN0_TX1_DH 0x4000a038u
3072 #define CYDEV_CAN0_TX1_DL 0x4000a03cu
3073 #define CYDEV_CAN0_TX2_BASE 0x4000a040u
3074 #define CYDEV_CAN0_TX2_SIZE 0x00000010u
3075 #define CYDEV_CAN0_TX2_CMD 0x4000a040u
3076 #define CYDEV_CAN0_TX2_ID 0x4000a044u
3077 #define CYDEV_CAN0_TX2_DH 0x4000a048u
3078 #define CYDEV_CAN0_TX2_DL 0x4000a04cu
3079 #define CYDEV_CAN0_TX3_BASE 0x4000a050u
3080 #define CYDEV_CAN0_TX3_SIZE 0x00000010u
3081 #define CYDEV_CAN0_TX3_CMD 0x4000a050u
3082 #define CYDEV_CAN0_TX3_ID 0x4000a054u
3083 #define CYDEV_CAN0_TX3_DH 0x4000a058u
3084 #define CYDEV_CAN0_TX3_DL 0x4000a05cu
3085 #define CYDEV_CAN0_TX4_BASE 0x4000a060u
3086 #define CYDEV_CAN0_TX4_SIZE 0x00000010u
3087 #define CYDEV_CAN0_TX4_CMD 0x4000a060u
3088 #define CYDEV_CAN0_TX4_ID 0x4000a064u
3089 #define CYDEV_CAN0_TX4_DH 0x4000a068u
3090 #define CYDEV_CAN0_TX4_DL 0x4000a06cu
3091 #define CYDEV_CAN0_TX5_BASE 0x4000a070u
3092 #define CYDEV_CAN0_TX5_SIZE 0x00000010u
3093 #define CYDEV_CAN0_TX5_CMD 0x4000a070u
3094 #define CYDEV_CAN0_TX5_ID 0x4000a074u
3095 #define CYDEV_CAN0_TX5_DH 0x4000a078u
3096 #define CYDEV_CAN0_TX5_DL 0x4000a07cu
3097 #define CYDEV_CAN0_TX6_BASE 0x4000a080u
3098 #define CYDEV_CAN0_TX6_SIZE 0x00000010u
3099 #define CYDEV_CAN0_TX6_CMD 0x4000a080u
3100 #define CYDEV_CAN0_TX6_ID 0x4000a084u
3101 #define CYDEV_CAN0_TX6_DH 0x4000a088u
3102 #define CYDEV_CAN0_TX6_DL 0x4000a08cu
3103 #define CYDEV_CAN0_TX7_BASE 0x4000a090u
3104 #define CYDEV_CAN0_TX7_SIZE 0x00000010u
3105 #define CYDEV_CAN0_TX7_CMD 0x4000a090u
3106 #define CYDEV_CAN0_TX7_ID 0x4000a094u
3107 #define CYDEV_CAN0_TX7_DH 0x4000a098u
3108 #define CYDEV_CAN0_TX7_DL 0x4000a09cu
3109 #define CYDEV_CAN0_RX0_BASE 0x4000a0a0u
3110 #define CYDEV_CAN0_RX0_SIZE 0x00000020u
3111 #define CYDEV_CAN0_RX0_CMD 0x4000a0a0u
3112 #define CYDEV_CAN0_RX0_ID 0x4000a0a4u
3113 #define CYDEV_CAN0_RX0_DH 0x4000a0a8u
3114 #define CYDEV_CAN0_RX0_DL 0x4000a0acu
3115 #define CYDEV_CAN0_RX0_AMR 0x4000a0b0u
3116 #define CYDEV_CAN0_RX0_ACR 0x4000a0b4u
3117 #define CYDEV_CAN0_RX0_AMRD 0x4000a0b8u
3118 #define CYDEV_CAN0_RX0_ACRD 0x4000a0bcu
3119 #define CYDEV_CAN0_RX1_BASE 0x4000a0c0u
3120 #define CYDEV_CAN0_RX1_SIZE 0x00000020u
3121 #define CYDEV_CAN0_RX1_CMD 0x4000a0c0u
3122 #define CYDEV_CAN0_RX1_ID 0x4000a0c4u
3123 #define CYDEV_CAN0_RX1_DH 0x4000a0c8u
3124 #define CYDEV_CAN0_RX1_DL 0x4000a0ccu
3125 #define CYDEV_CAN0_RX1_AMR 0x4000a0d0u
3126 #define CYDEV_CAN0_RX1_ACR 0x4000a0d4u
3127 #define CYDEV_CAN0_RX1_AMRD 0x4000a0d8u
3128 #define CYDEV_CAN0_RX1_ACRD 0x4000a0dcu
3129 #define CYDEV_CAN0_RX2_BASE 0x4000a0e0u
3130 #define CYDEV_CAN0_RX2_SIZE 0x00000020u
3131 #define CYDEV_CAN0_RX2_CMD 0x4000a0e0u
3132 #define CYDEV_CAN0_RX2_ID 0x4000a0e4u
3133 #define CYDEV_CAN0_RX2_DH 0x4000a0e8u
3134 #define CYDEV_CAN0_RX2_DL 0x4000a0ecu
3135 #define CYDEV_CAN0_RX2_AMR 0x4000a0f0u
3136 #define CYDEV_CAN0_RX2_ACR 0x4000a0f4u
3137 #define CYDEV_CAN0_RX2_AMRD 0x4000a0f8u
3138 #define CYDEV_CAN0_RX2_ACRD 0x4000a0fcu
3139 #define CYDEV_CAN0_RX3_BASE 0x4000a100u
3140 #define CYDEV_CAN0_RX3_SIZE 0x00000020u
3141 #define CYDEV_CAN0_RX3_CMD 0x4000a100u
3142 #define CYDEV_CAN0_RX3_ID 0x4000a104u
3143 #define CYDEV_CAN0_RX3_DH 0x4000a108u
3144 #define CYDEV_CAN0_RX3_DL 0x4000a10cu
3145 #define CYDEV_CAN0_RX3_AMR 0x4000a110u
3146 #define CYDEV_CAN0_RX3_ACR 0x4000a114u
3147 #define CYDEV_CAN0_RX3_AMRD 0x4000a118u
3148 #define CYDEV_CAN0_RX3_ACRD 0x4000a11cu
3149 #define CYDEV_CAN0_RX4_BASE 0x4000a120u
3150 #define CYDEV_CAN0_RX4_SIZE 0x00000020u
3151 #define CYDEV_CAN0_RX4_CMD 0x4000a120u
3152 #define CYDEV_CAN0_RX4_ID 0x4000a124u
3153 #define CYDEV_CAN0_RX4_DH 0x4000a128u
3154 #define CYDEV_CAN0_RX4_DL 0x4000a12cu
3155 #define CYDEV_CAN0_RX4_AMR 0x4000a130u
3156 #define CYDEV_CAN0_RX4_ACR 0x4000a134u
3157 #define CYDEV_CAN0_RX4_AMRD 0x4000a138u
3158 #define CYDEV_CAN0_RX4_ACRD 0x4000a13cu
3159 #define CYDEV_CAN0_RX5_BASE 0x4000a140u
3160 #define CYDEV_CAN0_RX5_SIZE 0x00000020u
3161 #define CYDEV_CAN0_RX5_CMD 0x4000a140u
3162 #define CYDEV_CAN0_RX5_ID 0x4000a144u
3163 #define CYDEV_CAN0_RX5_DH 0x4000a148u
3164 #define CYDEV_CAN0_RX5_DL 0x4000a14cu
3165 #define CYDEV_CAN0_RX5_AMR 0x4000a150u
3166 #define CYDEV_CAN0_RX5_ACR 0x4000a154u
3167 #define CYDEV_CAN0_RX5_AMRD 0x4000a158u
3168 #define CYDEV_CAN0_RX5_ACRD 0x4000a15cu
3169 #define CYDEV_CAN0_RX6_BASE 0x4000a160u
3170 #define CYDEV_CAN0_RX6_SIZE 0x00000020u
3171 #define CYDEV_CAN0_RX6_CMD 0x4000a160u
3172 #define CYDEV_CAN0_RX6_ID 0x4000a164u
3173 #define CYDEV_CAN0_RX6_DH 0x4000a168u
3174 #define CYDEV_CAN0_RX6_DL 0x4000a16cu
3175 #define CYDEV_CAN0_RX6_AMR 0x4000a170u
3176 #define CYDEV_CAN0_RX6_ACR 0x4000a174u
3177 #define CYDEV_CAN0_RX6_AMRD 0x4000a178u
3178 #define CYDEV_CAN0_RX6_ACRD 0x4000a17cu
3179 #define CYDEV_CAN0_RX7_BASE 0x4000a180u
3180 #define CYDEV_CAN0_RX7_SIZE 0x00000020u
3181 #define CYDEV_CAN0_RX7_CMD 0x4000a180u
3182 #define CYDEV_CAN0_RX7_ID 0x4000a184u
3183 #define CYDEV_CAN0_RX7_DH 0x4000a188u
3184 #define CYDEV_CAN0_RX7_DL 0x4000a18cu
3185 #define CYDEV_CAN0_RX7_AMR 0x4000a190u
3186 #define CYDEV_CAN0_RX7_ACR 0x4000a194u
3187 #define CYDEV_CAN0_RX7_AMRD 0x4000a198u
3188 #define CYDEV_CAN0_RX7_ACRD 0x4000a19cu
3189 #define CYDEV_CAN0_RX8_BASE 0x4000a1a0u
3190 #define CYDEV_CAN0_RX8_SIZE 0x00000020u
3191 #define CYDEV_CAN0_RX8_CMD 0x4000a1a0u
3192 #define CYDEV_CAN0_RX8_ID 0x4000a1a4u
3193 #define CYDEV_CAN0_RX8_DH 0x4000a1a8u
3194 #define CYDEV_CAN0_RX8_DL 0x4000a1acu
3195 #define CYDEV_CAN0_RX8_AMR 0x4000a1b0u
3196 #define CYDEV_CAN0_RX8_ACR 0x4000a1b4u
3197 #define CYDEV_CAN0_RX8_AMRD 0x4000a1b8u
3198 #define CYDEV_CAN0_RX8_ACRD 0x4000a1bcu
3199 #define CYDEV_CAN0_RX9_BASE 0x4000a1c0u
3200 #define CYDEV_CAN0_RX9_SIZE 0x00000020u
3201 #define CYDEV_CAN0_RX9_CMD 0x4000a1c0u