Merge PCB updates
[SCSI2SD.git] / software / SCSI2SD / v4 / SCSI2SD.cydsn / Generated_Source / PSoC5 / cydeviceiar.inc
1 ;
2 ; FILENAME: cydeviceiar.inc
3 ; OBSOLETE: Do not use this file. Use the _trm version instead.
4 ; PSoC Creator 3.0 Component Pack 7
5 ;
6 ; DESCRIPTION:
7 ; This file provides all of the address values for the entire PSoC device.
8 ;
9 ;-------------------------------------------------------------------------------
10 ; Copyright 2008-2013, Cypress Semiconductor Corporation.  All rights reserved.
11 ; You may use this file only in accordance with the license, terms, conditions, 
12 ; disclaimers, and limitations in the end user license agreement accompanying 
13 ; the software package with which this file was provided.
14 ;-------------------------------------------------------------------------------
15
16 #define CYDEV_FLASH_BASE 0x00000000
17 #define CYDEV_FLASH_SIZE 0x00020000
18 #define CYDEV_FLASH_DATA_MBASE 0x00000000
19 #define CYDEV_FLASH_DATA_MSIZE 0x00020000
20 #define CYDEV_SRAM_BASE 0x1fffc000
21 #define CYDEV_SRAM_SIZE 0x00008000
22 #define CYDEV_SRAM_CODE64K_MBASE 0x1fff8000
23 #define CYDEV_SRAM_CODE64K_MSIZE 0x00004000
24 #define CYDEV_SRAM_CODE32K_MBASE 0x1fffc000
25 #define CYDEV_SRAM_CODE32K_MSIZE 0x00002000
26 #define CYDEV_SRAM_CODE16K_MBASE 0x1fffe000
27 #define CYDEV_SRAM_CODE16K_MSIZE 0x00001000
28 #define CYDEV_SRAM_CODE_MBASE 0x1fffc000
29 #define CYDEV_SRAM_CODE_MSIZE 0x00004000
30 #define CYDEV_SRAM_DATA_MBASE 0x20000000
31 #define CYDEV_SRAM_DATA_MSIZE 0x00004000
32 #define CYDEV_SRAM_DATA16K_MBASE 0x20001000
33 #define CYDEV_SRAM_DATA16K_MSIZE 0x00001000
34 #define CYDEV_SRAM_DATA32K_MBASE 0x20002000
35 #define CYDEV_SRAM_DATA32K_MSIZE 0x00002000
36 #define CYDEV_SRAM_DATA64K_MBASE 0x20004000
37 #define CYDEV_SRAM_DATA64K_MSIZE 0x00004000
38 #define CYDEV_DMA_BASE 0x20008000
39 #define CYDEV_DMA_SIZE 0x00008000
40 #define CYDEV_DMA_SRAM64K_MBASE 0x20008000
41 #define CYDEV_DMA_SRAM64K_MSIZE 0x00004000
42 #define CYDEV_DMA_SRAM32K_MBASE 0x2000c000
43 #define CYDEV_DMA_SRAM32K_MSIZE 0x00002000
44 #define CYDEV_DMA_SRAM16K_MBASE 0x2000e000
45 #define CYDEV_DMA_SRAM16K_MSIZE 0x00001000
46 #define CYDEV_DMA_SRAM_MBASE 0x2000f000
47 #define CYDEV_DMA_SRAM_MSIZE 0x00001000
48 #define CYDEV_CLKDIST_BASE 0x40004000
49 #define CYDEV_CLKDIST_SIZE 0x00000110
50 #define CYDEV_CLKDIST_CR 0x40004000
51 #define CYDEV_CLKDIST_LD 0x40004001
52 #define CYDEV_CLKDIST_WRK0 0x40004002
53 #define CYDEV_CLKDIST_WRK1 0x40004003
54 #define CYDEV_CLKDIST_MSTR0 0x40004004
55 #define CYDEV_CLKDIST_MSTR1 0x40004005
56 #define CYDEV_CLKDIST_BCFG0 0x40004006
57 #define CYDEV_CLKDIST_BCFG1 0x40004007
58 #define CYDEV_CLKDIST_BCFG2 0x40004008
59 #define CYDEV_CLKDIST_UCFG 0x40004009
60 #define CYDEV_CLKDIST_DLY0 0x4000400a
61 #define CYDEV_CLKDIST_DLY1 0x4000400b
62 #define CYDEV_CLKDIST_DMASK 0x40004010
63 #define CYDEV_CLKDIST_AMASK 0x40004014
64 #define CYDEV_CLKDIST_DCFG0_BASE 0x40004080
65 #define CYDEV_CLKDIST_DCFG0_SIZE 0x00000003
66 #define CYDEV_CLKDIST_DCFG0_CFG0 0x40004080
67 #define CYDEV_CLKDIST_DCFG0_CFG1 0x40004081
68 #define CYDEV_CLKDIST_DCFG0_CFG2 0x40004082
69 #define CYDEV_CLKDIST_DCFG1_BASE 0x40004084
70 #define CYDEV_CLKDIST_DCFG1_SIZE 0x00000003
71 #define CYDEV_CLKDIST_DCFG1_CFG0 0x40004084
72 #define CYDEV_CLKDIST_DCFG1_CFG1 0x40004085
73 #define CYDEV_CLKDIST_DCFG1_CFG2 0x40004086
74 #define CYDEV_CLKDIST_DCFG2_BASE 0x40004088
75 #define CYDEV_CLKDIST_DCFG2_SIZE 0x00000003
76 #define CYDEV_CLKDIST_DCFG2_CFG0 0x40004088
77 #define CYDEV_CLKDIST_DCFG2_CFG1 0x40004089
78 #define CYDEV_CLKDIST_DCFG2_CFG2 0x4000408a
79 #define CYDEV_CLKDIST_DCFG3_BASE 0x4000408c
80 #define CYDEV_CLKDIST_DCFG3_SIZE 0x00000003
81 #define CYDEV_CLKDIST_DCFG3_CFG0 0x4000408c
82 #define CYDEV_CLKDIST_DCFG3_CFG1 0x4000408d
83 #define CYDEV_CLKDIST_DCFG3_CFG2 0x4000408e
84 #define CYDEV_CLKDIST_DCFG4_BASE 0x40004090
85 #define CYDEV_CLKDIST_DCFG4_SIZE 0x00000003
86 #define CYDEV_CLKDIST_DCFG4_CFG0 0x40004090
87 #define CYDEV_CLKDIST_DCFG4_CFG1 0x40004091
88 #define CYDEV_CLKDIST_DCFG4_CFG2 0x40004092
89 #define CYDEV_CLKDIST_DCFG5_BASE 0x40004094
90 #define CYDEV_CLKDIST_DCFG5_SIZE 0x00000003
91 #define CYDEV_CLKDIST_DCFG5_CFG0 0x40004094
92 #define CYDEV_CLKDIST_DCFG5_CFG1 0x40004095
93 #define CYDEV_CLKDIST_DCFG5_CFG2 0x40004096
94 #define CYDEV_CLKDIST_DCFG6_BASE 0x40004098
95 #define CYDEV_CLKDIST_DCFG6_SIZE 0x00000003
96 #define CYDEV_CLKDIST_DCFG6_CFG0 0x40004098
97 #define CYDEV_CLKDIST_DCFG6_CFG1 0x40004099
98 #define CYDEV_CLKDIST_DCFG6_CFG2 0x4000409a
99 #define CYDEV_CLKDIST_DCFG7_BASE 0x4000409c
100 #define CYDEV_CLKDIST_DCFG7_SIZE 0x00000003
101 #define CYDEV_CLKDIST_DCFG7_CFG0 0x4000409c
102 #define CYDEV_CLKDIST_DCFG7_CFG1 0x4000409d
103 #define CYDEV_CLKDIST_DCFG7_CFG2 0x4000409e
104 #define CYDEV_CLKDIST_ACFG0_BASE 0x40004100
105 #define CYDEV_CLKDIST_ACFG0_SIZE 0x00000004
106 #define CYDEV_CLKDIST_ACFG0_CFG0 0x40004100
107 #define CYDEV_CLKDIST_ACFG0_CFG1 0x40004101
108 #define CYDEV_CLKDIST_ACFG0_CFG2 0x40004102
109 #define CYDEV_CLKDIST_ACFG0_CFG3 0x40004103
110 #define CYDEV_CLKDIST_ACFG1_BASE 0x40004104
111 #define CYDEV_CLKDIST_ACFG1_SIZE 0x00000004
112 #define CYDEV_CLKDIST_ACFG1_CFG0 0x40004104
113 #define CYDEV_CLKDIST_ACFG1_CFG1 0x40004105
114 #define CYDEV_CLKDIST_ACFG1_CFG2 0x40004106
115 #define CYDEV_CLKDIST_ACFG1_CFG3 0x40004107
116 #define CYDEV_CLKDIST_ACFG2_BASE 0x40004108
117 #define CYDEV_CLKDIST_ACFG2_SIZE 0x00000004
118 #define CYDEV_CLKDIST_ACFG2_CFG0 0x40004108
119 #define CYDEV_CLKDIST_ACFG2_CFG1 0x40004109
120 #define CYDEV_CLKDIST_ACFG2_CFG2 0x4000410a
121 #define CYDEV_CLKDIST_ACFG2_CFG3 0x4000410b
122 #define CYDEV_CLKDIST_ACFG3_BASE 0x4000410c
123 #define CYDEV_CLKDIST_ACFG3_SIZE 0x00000004
124 #define CYDEV_CLKDIST_ACFG3_CFG0 0x4000410c
125 #define CYDEV_CLKDIST_ACFG3_CFG1 0x4000410d
126 #define CYDEV_CLKDIST_ACFG3_CFG2 0x4000410e
127 #define CYDEV_CLKDIST_ACFG3_CFG3 0x4000410f
128 #define CYDEV_FASTCLK_BASE 0x40004200
129 #define CYDEV_FASTCLK_SIZE 0x00000026
130 #define CYDEV_FASTCLK_IMO_BASE 0x40004200
131 #define CYDEV_FASTCLK_IMO_SIZE 0x00000001
132 #define CYDEV_FASTCLK_IMO_CR 0x40004200
133 #define CYDEV_FASTCLK_XMHZ_BASE 0x40004210
134 #define CYDEV_FASTCLK_XMHZ_SIZE 0x00000004
135 #define CYDEV_FASTCLK_XMHZ_CSR 0x40004210
136 #define CYDEV_FASTCLK_XMHZ_CFG0 0x40004212
137 #define CYDEV_FASTCLK_XMHZ_CFG1 0x40004213
138 #define CYDEV_FASTCLK_PLL_BASE 0x40004220
139 #define CYDEV_FASTCLK_PLL_SIZE 0x00000006
140 #define CYDEV_FASTCLK_PLL_CFG0 0x40004220
141 #define CYDEV_FASTCLK_PLL_CFG1 0x40004221
142 #define CYDEV_FASTCLK_PLL_P 0x40004222
143 #define CYDEV_FASTCLK_PLL_Q 0x40004223
144 #define CYDEV_FASTCLK_PLL_SR 0x40004225
145 #define CYDEV_SLOWCLK_BASE 0x40004300
146 #define CYDEV_SLOWCLK_SIZE 0x0000000b
147 #define CYDEV_SLOWCLK_ILO_BASE 0x40004300
148 #define CYDEV_SLOWCLK_ILO_SIZE 0x00000002
149 #define CYDEV_SLOWCLK_ILO_CR0 0x40004300
150 #define CYDEV_SLOWCLK_ILO_CR1 0x40004301
151 #define CYDEV_SLOWCLK_X32_BASE 0x40004308
152 #define CYDEV_SLOWCLK_X32_SIZE 0x00000003
153 #define CYDEV_SLOWCLK_X32_CR 0x40004308
154 #define CYDEV_SLOWCLK_X32_CFG 0x40004309
155 #define CYDEV_SLOWCLK_X32_TST 0x4000430a
156 #define CYDEV_BOOST_BASE 0x40004320
157 #define CYDEV_BOOST_SIZE 0x00000007
158 #define CYDEV_BOOST_CR0 0x40004320
159 #define CYDEV_BOOST_CR1 0x40004321
160 #define CYDEV_BOOST_CR2 0x40004322
161 #define CYDEV_BOOST_CR3 0x40004323
162 #define CYDEV_BOOST_SR 0x40004324
163 #define CYDEV_BOOST_CR4 0x40004325
164 #define CYDEV_BOOST_SR2 0x40004326
165 #define CYDEV_PWRSYS_BASE 0x40004330
166 #define CYDEV_PWRSYS_SIZE 0x00000002
167 #define CYDEV_PWRSYS_CR0 0x40004330
168 #define CYDEV_PWRSYS_CR1 0x40004331
169 #define CYDEV_PM_BASE 0x40004380
170 #define CYDEV_PM_SIZE 0x00000057
171 #define CYDEV_PM_TW_CFG0 0x40004380
172 #define CYDEV_PM_TW_CFG1 0x40004381
173 #define CYDEV_PM_TW_CFG2 0x40004382
174 #define CYDEV_PM_WDT_CFG 0x40004383
175 #define CYDEV_PM_WDT_CR 0x40004384
176 #define CYDEV_PM_INT_SR 0x40004390
177 #define CYDEV_PM_MODE_CFG0 0x40004391
178 #define CYDEV_PM_MODE_CFG1 0x40004392
179 #define CYDEV_PM_MODE_CSR 0x40004393
180 #define CYDEV_PM_USB_CR0 0x40004394
181 #define CYDEV_PM_WAKEUP_CFG0 0x40004398
182 #define CYDEV_PM_WAKEUP_CFG1 0x40004399
183 #define CYDEV_PM_WAKEUP_CFG2 0x4000439a
184 #define CYDEV_PM_ACT_BASE 0x400043a0
185 #define CYDEV_PM_ACT_SIZE 0x0000000e
186 #define CYDEV_PM_ACT_CFG0 0x400043a0
187 #define CYDEV_PM_ACT_CFG1 0x400043a1
188 #define CYDEV_PM_ACT_CFG2 0x400043a2
189 #define CYDEV_PM_ACT_CFG3 0x400043a3
190 #define CYDEV_PM_ACT_CFG4 0x400043a4
191 #define CYDEV_PM_ACT_CFG5 0x400043a5
192 #define CYDEV_PM_ACT_CFG6 0x400043a6
193 #define CYDEV_PM_ACT_CFG7 0x400043a7
194 #define CYDEV_PM_ACT_CFG8 0x400043a8
195 #define CYDEV_PM_ACT_CFG9 0x400043a9
196 #define CYDEV_PM_ACT_CFG10 0x400043aa
197 #define CYDEV_PM_ACT_CFG11 0x400043ab
198 #define CYDEV_PM_ACT_CFG12 0x400043ac
199 #define CYDEV_PM_ACT_CFG13 0x400043ad
200 #define CYDEV_PM_STBY_BASE 0x400043b0
201 #define CYDEV_PM_STBY_SIZE 0x0000000e
202 #define CYDEV_PM_STBY_CFG0 0x400043b0
203 #define CYDEV_PM_STBY_CFG1 0x400043b1
204 #define CYDEV_PM_STBY_CFG2 0x400043b2
205 #define CYDEV_PM_STBY_CFG3 0x400043b3
206 #define CYDEV_PM_STBY_CFG4 0x400043b4
207 #define CYDEV_PM_STBY_CFG5 0x400043b5
208 #define CYDEV_PM_STBY_CFG6 0x400043b6
209 #define CYDEV_PM_STBY_CFG7 0x400043b7
210 #define CYDEV_PM_STBY_CFG8 0x400043b8
211 #define CYDEV_PM_STBY_CFG9 0x400043b9
212 #define CYDEV_PM_STBY_CFG10 0x400043ba
213 #define CYDEV_PM_STBY_CFG11 0x400043bb
214 #define CYDEV_PM_STBY_CFG12 0x400043bc
215 #define CYDEV_PM_STBY_CFG13 0x400043bd
216 #define CYDEV_PM_AVAIL_BASE 0x400043c0
217 #define CYDEV_PM_AVAIL_SIZE 0x00000017
218 #define CYDEV_PM_AVAIL_CR0 0x400043c0
219 #define CYDEV_PM_AVAIL_CR1 0x400043c1
220 #define CYDEV_PM_AVAIL_CR2 0x400043c2
221 #define CYDEV_PM_AVAIL_CR3 0x400043c3
222 #define CYDEV_PM_AVAIL_CR4 0x400043c4
223 #define CYDEV_PM_AVAIL_CR5 0x400043c5
224 #define CYDEV_PM_AVAIL_CR6 0x400043c6
225 #define CYDEV_PM_AVAIL_SR0 0x400043d0
226 #define CYDEV_PM_AVAIL_SR1 0x400043d1
227 #define CYDEV_PM_AVAIL_SR2 0x400043d2
228 #define CYDEV_PM_AVAIL_SR3 0x400043d3
229 #define CYDEV_PM_AVAIL_SR4 0x400043d4
230 #define CYDEV_PM_AVAIL_SR5 0x400043d5
231 #define CYDEV_PM_AVAIL_SR6 0x400043d6
232 #define CYDEV_PICU_BASE 0x40004500
233 #define CYDEV_PICU_SIZE 0x000000b0
234 #define CYDEV_PICU_INTTYPE_BASE 0x40004500
235 #define CYDEV_PICU_INTTYPE_SIZE 0x00000080
236 #define CYDEV_PICU_INTTYPE_PICU0_BASE 0x40004500
237 #define CYDEV_PICU_INTTYPE_PICU0_SIZE 0x00000008
238 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE0 0x40004500
239 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE1 0x40004501
240 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE2 0x40004502
241 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE3 0x40004503
242 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE4 0x40004504
243 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE5 0x40004505
244 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE6 0x40004506
245 #define CYDEV_PICU_INTTYPE_PICU0_INTTYPE7 0x40004507
246 #define CYDEV_PICU_INTTYPE_PICU1_BASE 0x40004508
247 #define CYDEV_PICU_INTTYPE_PICU1_SIZE 0x00000008
248 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE0 0x40004508
249 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE1 0x40004509
250 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE2 0x4000450a
251 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE3 0x4000450b
252 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE4 0x4000450c
253 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE5 0x4000450d
254 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE6 0x4000450e
255 #define CYDEV_PICU_INTTYPE_PICU1_INTTYPE7 0x4000450f
256 #define CYDEV_PICU_INTTYPE_PICU2_BASE 0x40004510
257 #define CYDEV_PICU_INTTYPE_PICU2_SIZE 0x00000008
258 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE0 0x40004510
259 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE1 0x40004511
260 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE2 0x40004512
261 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE3 0x40004513
262 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE4 0x40004514
263 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE5 0x40004515
264 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE6 0x40004516
265 #define CYDEV_PICU_INTTYPE_PICU2_INTTYPE7 0x40004517
266 #define CYDEV_PICU_INTTYPE_PICU3_BASE 0x40004518
267 #define CYDEV_PICU_INTTYPE_PICU3_SIZE 0x00000008
268 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE0 0x40004518
269 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE1 0x40004519
270 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE2 0x4000451a
271 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE3 0x4000451b
272 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE4 0x4000451c
273 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE5 0x4000451d
274 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE6 0x4000451e
275 #define CYDEV_PICU_INTTYPE_PICU3_INTTYPE7 0x4000451f
276 #define CYDEV_PICU_INTTYPE_PICU4_BASE 0x40004520
277 #define CYDEV_PICU_INTTYPE_PICU4_SIZE 0x00000008
278 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE0 0x40004520
279 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE1 0x40004521
280 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE2 0x40004522
281 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE3 0x40004523
282 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE4 0x40004524
283 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE5 0x40004525
284 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE6 0x40004526
285 #define CYDEV_PICU_INTTYPE_PICU4_INTTYPE7 0x40004527
286 #define CYDEV_PICU_INTTYPE_PICU5_BASE 0x40004528
287 #define CYDEV_PICU_INTTYPE_PICU5_SIZE 0x00000008
288 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE0 0x40004528
289 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE1 0x40004529
290 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE2 0x4000452a
291 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE3 0x4000452b
292 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE4 0x4000452c
293 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE5 0x4000452d
294 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE6 0x4000452e
295 #define CYDEV_PICU_INTTYPE_PICU5_INTTYPE7 0x4000452f
296 #define CYDEV_PICU_INTTYPE_PICU6_BASE 0x40004530
297 #define CYDEV_PICU_INTTYPE_PICU6_SIZE 0x00000008
298 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE0 0x40004530
299 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE1 0x40004531
300 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE2 0x40004532
301 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE3 0x40004533
302 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE4 0x40004534
303 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE5 0x40004535
304 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE6 0x40004536
305 #define CYDEV_PICU_INTTYPE_PICU6_INTTYPE7 0x40004537
306 #define CYDEV_PICU_INTTYPE_PICU12_BASE 0x40004560
307 #define CYDEV_PICU_INTTYPE_PICU12_SIZE 0x00000008
308 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE0 0x40004560
309 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE1 0x40004561
310 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE2 0x40004562
311 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE3 0x40004563
312 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE4 0x40004564
313 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE5 0x40004565
314 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE6 0x40004566
315 #define CYDEV_PICU_INTTYPE_PICU12_INTTYPE7 0x40004567
316 #define CYDEV_PICU_INTTYPE_PICU15_BASE 0x40004578
317 #define CYDEV_PICU_INTTYPE_PICU15_SIZE 0x00000008
318 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE0 0x40004578
319 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE1 0x40004579
320 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE2 0x4000457a
321 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE3 0x4000457b
322 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE4 0x4000457c
323 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE5 0x4000457d
324 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE6 0x4000457e
325 #define CYDEV_PICU_INTTYPE_PICU15_INTTYPE7 0x4000457f
326 #define CYDEV_PICU_STAT_BASE 0x40004580
327 #define CYDEV_PICU_STAT_SIZE 0x00000010
328 #define CYDEV_PICU_STAT_PICU0_BASE 0x40004580
329 #define CYDEV_PICU_STAT_PICU0_SIZE 0x00000001
330 #define CYDEV_PICU_STAT_PICU0_INTSTAT 0x40004580
331 #define CYDEV_PICU_STAT_PICU1_BASE 0x40004581
332 #define CYDEV_PICU_STAT_PICU1_SIZE 0x00000001
333 #define CYDEV_PICU_STAT_PICU1_INTSTAT 0x40004581
334 #define CYDEV_PICU_STAT_PICU2_BASE 0x40004582
335 #define CYDEV_PICU_STAT_PICU2_SIZE 0x00000001
336 #define CYDEV_PICU_STAT_PICU2_INTSTAT 0x40004582
337 #define CYDEV_PICU_STAT_PICU3_BASE 0x40004583
338 #define CYDEV_PICU_STAT_PICU3_SIZE 0x00000001
339 #define CYDEV_PICU_STAT_PICU3_INTSTAT 0x40004583
340 #define CYDEV_PICU_STAT_PICU4_BASE 0x40004584
341 #define CYDEV_PICU_STAT_PICU4_SIZE 0x00000001
342 #define CYDEV_PICU_STAT_PICU4_INTSTAT 0x40004584
343 #define CYDEV_PICU_STAT_PICU5_BASE 0x40004585
344 #define CYDEV_PICU_STAT_PICU5_SIZE 0x00000001
345 #define CYDEV_PICU_STAT_PICU5_INTSTAT 0x40004585
346 #define CYDEV_PICU_STAT_PICU6_BASE 0x40004586
347 #define CYDEV_PICU_STAT_PICU6_SIZE 0x00000001
348 #define CYDEV_PICU_STAT_PICU6_INTSTAT 0x40004586
349 #define CYDEV_PICU_STAT_PICU12_BASE 0x4000458c
350 #define CYDEV_PICU_STAT_PICU12_SIZE 0x00000001
351 #define CYDEV_PICU_STAT_PICU12_INTSTAT 0x4000458c
352 #define CYDEV_PICU_STAT_PICU15_BASE 0x4000458f
353 #define CYDEV_PICU_STAT_PICU15_SIZE 0x00000001
354 #define CYDEV_PICU_STAT_PICU15_INTSTAT 0x4000458f
355 #define CYDEV_PICU_SNAP_BASE 0x40004590
356 #define CYDEV_PICU_SNAP_SIZE 0x00000010
357 #define CYDEV_PICU_SNAP_PICU0_BASE 0x40004590
358 #define CYDEV_PICU_SNAP_PICU0_SIZE 0x00000001
359 #define CYDEV_PICU_SNAP_PICU0_SNAP 0x40004590
360 #define CYDEV_PICU_SNAP_PICU1_BASE 0x40004591
361 #define CYDEV_PICU_SNAP_PICU1_SIZE 0x00000001
362 #define CYDEV_PICU_SNAP_PICU1_SNAP 0x40004591
363 #define CYDEV_PICU_SNAP_PICU2_BASE 0x40004592
364 #define CYDEV_PICU_SNAP_PICU2_SIZE 0x00000001
365 #define CYDEV_PICU_SNAP_PICU2_SNAP 0x40004592
366 #define CYDEV_PICU_SNAP_PICU3_BASE 0x40004593
367 #define CYDEV_PICU_SNAP_PICU3_SIZE 0x00000001
368 #define CYDEV_PICU_SNAP_PICU3_SNAP 0x40004593
369 #define CYDEV_PICU_SNAP_PICU4_BASE 0x40004594
370 #define CYDEV_PICU_SNAP_PICU4_SIZE 0x00000001
371 #define CYDEV_PICU_SNAP_PICU4_SNAP 0x40004594
372 #define CYDEV_PICU_SNAP_PICU5_BASE 0x40004595
373 #define CYDEV_PICU_SNAP_PICU5_SIZE 0x00000001
374 #define CYDEV_PICU_SNAP_PICU5_SNAP 0x40004595
375 #define CYDEV_PICU_SNAP_PICU6_BASE 0x40004596
376 #define CYDEV_PICU_SNAP_PICU6_SIZE 0x00000001
377 #define CYDEV_PICU_SNAP_PICU6_SNAP 0x40004596
378 #define CYDEV_PICU_SNAP_PICU12_BASE 0x4000459c
379 #define CYDEV_PICU_SNAP_PICU12_SIZE 0x00000001
380 #define CYDEV_PICU_SNAP_PICU12_SNAP 0x4000459c
381 #define CYDEV_PICU_SNAP_PICU_15_BASE 0x4000459f
382 #define CYDEV_PICU_SNAP_PICU_15_SIZE 0x00000001
383 #define CYDEV_PICU_SNAP_PICU_15_SNAP_15 0x4000459f
384 #define CYDEV_PICU_DISABLE_COR_BASE 0x400045a0
385 #define CYDEV_PICU_DISABLE_COR_SIZE 0x00000010
386 #define CYDEV_PICU_DISABLE_COR_PICU0_BASE 0x400045a0
387 #define CYDEV_PICU_DISABLE_COR_PICU0_SIZE 0x00000001
388 #define CYDEV_PICU_DISABLE_COR_PICU0_DISABLE_COR 0x400045a0
389 #define CYDEV_PICU_DISABLE_COR_PICU1_BASE 0x400045a1
390 #define CYDEV_PICU_DISABLE_COR_PICU1_SIZE 0x00000001
391 #define CYDEV_PICU_DISABLE_COR_PICU1_DISABLE_COR 0x400045a1
392 #define CYDEV_PICU_DISABLE_COR_PICU2_BASE 0x400045a2
393 #define CYDEV_PICU_DISABLE_COR_PICU2_SIZE 0x00000001
394 #define CYDEV_PICU_DISABLE_COR_PICU2_DISABLE_COR 0x400045a2
395 #define CYDEV_PICU_DISABLE_COR_PICU3_BASE 0x400045a3
396 #define CYDEV_PICU_DISABLE_COR_PICU3_SIZE 0x00000001
397 #define CYDEV_PICU_DISABLE_COR_PICU3_DISABLE_COR 0x400045a3
398 #define CYDEV_PICU_DISABLE_COR_PICU4_BASE 0x400045a4
399 #define CYDEV_PICU_DISABLE_COR_PICU4_SIZE 0x00000001
400 #define CYDEV_PICU_DISABLE_COR_PICU4_DISABLE_COR 0x400045a4
401 #define CYDEV_PICU_DISABLE_COR_PICU5_BASE 0x400045a5
402 #define CYDEV_PICU_DISABLE_COR_PICU5_SIZE 0x00000001
403 #define CYDEV_PICU_DISABLE_COR_PICU5_DISABLE_COR 0x400045a5
404 #define CYDEV_PICU_DISABLE_COR_PICU6_BASE 0x400045a6
405 #define CYDEV_PICU_DISABLE_COR_PICU6_SIZE 0x00000001
406 #define CYDEV_PICU_DISABLE_COR_PICU6_DISABLE_COR 0x400045a6
407 #define CYDEV_PICU_DISABLE_COR_PICU12_BASE 0x400045ac
408 #define CYDEV_PICU_DISABLE_COR_PICU12_SIZE 0x00000001
409 #define CYDEV_PICU_DISABLE_COR_PICU12_DISABLE_COR 0x400045ac
410 #define CYDEV_PICU_DISABLE_COR_PICU15_BASE 0x400045af
411 #define CYDEV_PICU_DISABLE_COR_PICU15_SIZE 0x00000001
412 #define CYDEV_PICU_DISABLE_COR_PICU15_DISABLE_COR 0x400045af
413 #define CYDEV_MFGCFG_BASE 0x40004600
414 #define CYDEV_MFGCFG_SIZE 0x000000ed
415 #define CYDEV_MFGCFG_ANAIF_BASE 0x40004600
416 #define CYDEV_MFGCFG_ANAIF_SIZE 0x00000038
417 #define CYDEV_MFGCFG_ANAIF_DAC0_BASE 0x40004608
418 #define CYDEV_MFGCFG_ANAIF_DAC0_SIZE 0x00000001
419 #define CYDEV_MFGCFG_ANAIF_DAC0_TR 0x40004608
420 #define CYDEV_MFGCFG_ANAIF_DAC1_BASE 0x40004609
421 #define CYDEV_MFGCFG_ANAIF_DAC1_SIZE 0x00000001
422 #define CYDEV_MFGCFG_ANAIF_DAC1_TR 0x40004609
423 #define CYDEV_MFGCFG_ANAIF_DAC2_BASE 0x4000460a
424 #define CYDEV_MFGCFG_ANAIF_DAC2_SIZE 0x00000001
425 #define CYDEV_MFGCFG_ANAIF_DAC2_TR 0x4000460a
426 #define CYDEV_MFGCFG_ANAIF_DAC3_BASE 0x4000460b
427 #define CYDEV_MFGCFG_ANAIF_DAC3_SIZE 0x00000001
428 #define CYDEV_MFGCFG_ANAIF_DAC3_TR 0x4000460b
429 #define CYDEV_MFGCFG_ANAIF_NPUMP_DSM_BASE 0x40004610
430 #define CYDEV_MFGCFG_ANAIF_NPUMP_DSM_SIZE 0x00000001
431 #define CYDEV_MFGCFG_ANAIF_NPUMP_DSM_TR0 0x40004610
432 #define CYDEV_MFGCFG_ANAIF_NPUMP_SC_BASE 0x40004611
433 #define CYDEV_MFGCFG_ANAIF_NPUMP_SC_SIZE 0x00000001
434 #define CYDEV_MFGCFG_ANAIF_NPUMP_SC_TR0 0x40004611
435 #define CYDEV_MFGCFG_ANAIF_NPUMP_OPAMP_BASE 0x40004612
436 #define CYDEV_MFGCFG_ANAIF_NPUMP_OPAMP_SIZE 0x00000001
437 #define CYDEV_MFGCFG_ANAIF_NPUMP_OPAMP_TR0 0x40004612
438 #define CYDEV_MFGCFG_ANAIF_SAR0_BASE 0x40004614
439 #define CYDEV_MFGCFG_ANAIF_SAR0_SIZE 0x00000001
440 #define CYDEV_MFGCFG_ANAIF_SAR0_TR0 0x40004614
441 #define CYDEV_MFGCFG_ANAIF_SAR1_BASE 0x40004616
442 #define CYDEV_MFGCFG_ANAIF_SAR1_SIZE 0x00000001
443 #define CYDEV_MFGCFG_ANAIF_SAR1_TR0 0x40004616
444 #define CYDEV_MFGCFG_ANAIF_OPAMP0_BASE 0x40004620
445 #define CYDEV_MFGCFG_ANAIF_OPAMP0_SIZE 0x00000002
446 #define CYDEV_MFGCFG_ANAIF_OPAMP0_TR0 0x40004620
447 #define CYDEV_MFGCFG_ANAIF_OPAMP0_TR1 0x40004621
448 #define CYDEV_MFGCFG_ANAIF_OPAMP1_BASE 0x40004622
449 #define CYDEV_MFGCFG_ANAIF_OPAMP1_SIZE 0x00000002
450 #define CYDEV_MFGCFG_ANAIF_OPAMP1_TR0 0x40004622
451 #define CYDEV_MFGCFG_ANAIF_OPAMP1_TR1 0x40004623
452 #define CYDEV_MFGCFG_ANAIF_OPAMP2_BASE 0x40004624
453 #define CYDEV_MFGCFG_ANAIF_OPAMP2_SIZE 0x00000002
454 #define CYDEV_MFGCFG_ANAIF_OPAMP2_TR0 0x40004624
455 #define CYDEV_MFGCFG_ANAIF_OPAMP2_TR1 0x40004625
456 #define CYDEV_MFGCFG_ANAIF_OPAMP3_BASE 0x40004626
457 #define CYDEV_MFGCFG_ANAIF_OPAMP3_SIZE 0x00000002
458 #define CYDEV_MFGCFG_ANAIF_OPAMP3_TR0 0x40004626
459 #define CYDEV_MFGCFG_ANAIF_OPAMP3_TR1 0x40004627
460 #define CYDEV_MFGCFG_ANAIF_CMP0_BASE 0x40004630
461 #define CYDEV_MFGCFG_ANAIF_CMP0_SIZE 0x00000002
462 #define CYDEV_MFGCFG_ANAIF_CMP0_TR0 0x40004630
463 #define CYDEV_MFGCFG_ANAIF_CMP0_TR1 0x40004631
464 #define CYDEV_MFGCFG_ANAIF_CMP1_BASE 0x40004632
465 #define CYDEV_MFGCFG_ANAIF_CMP1_SIZE 0x00000002
466 #define CYDEV_MFGCFG_ANAIF_CMP1_TR0 0x40004632
467 #define CYDEV_MFGCFG_ANAIF_CMP1_TR1 0x40004633
468 #define CYDEV_MFGCFG_ANAIF_CMP2_BASE 0x40004634
469 #define CYDEV_MFGCFG_ANAIF_CMP2_SIZE 0x00000002
470 #define CYDEV_MFGCFG_ANAIF_CMP2_TR0 0x40004634
471 #define CYDEV_MFGCFG_ANAIF_CMP2_TR1 0x40004635
472 #define CYDEV_MFGCFG_ANAIF_CMP3_BASE 0x40004636
473 #define CYDEV_MFGCFG_ANAIF_CMP3_SIZE 0x00000002
474 #define CYDEV_MFGCFG_ANAIF_CMP3_TR0 0x40004636
475 #define CYDEV_MFGCFG_ANAIF_CMP3_TR1 0x40004637
476 #define CYDEV_MFGCFG_PWRSYS_BASE 0x40004680
477 #define CYDEV_MFGCFG_PWRSYS_SIZE 0x0000000b
478 #define CYDEV_MFGCFG_PWRSYS_HIB_TR0 0x40004680
479 #define CYDEV_MFGCFG_PWRSYS_HIB_TR1 0x40004681
480 #define CYDEV_MFGCFG_PWRSYS_I2C_TR 0x40004682
481 #define CYDEV_MFGCFG_PWRSYS_SLP_TR 0x40004683
482 #define CYDEV_MFGCFG_PWRSYS_BUZZ_TR 0x40004684
483 #define CYDEV_MFGCFG_PWRSYS_WAKE_TR0 0x40004685
484 #define CYDEV_MFGCFG_PWRSYS_WAKE_TR1 0x40004686
485 #define CYDEV_MFGCFG_PWRSYS_BREF_TR 0x40004687
486 #define CYDEV_MFGCFG_PWRSYS_BG_TR 0x40004688
487 #define CYDEV_MFGCFG_PWRSYS_WAKE_TR2 0x40004689
488 #define CYDEV_MFGCFG_PWRSYS_WAKE_TR3 0x4000468a
489 #define CYDEV_MFGCFG_ILO_BASE 0x40004690
490 #define CYDEV_MFGCFG_ILO_SIZE 0x00000002
491 #define CYDEV_MFGCFG_ILO_TR0 0x40004690
492 #define CYDEV_MFGCFG_ILO_TR1 0x40004691
493 #define CYDEV_MFGCFG_X32_BASE 0x40004698
494 #define CYDEV_MFGCFG_X32_SIZE 0x00000001
495 #define CYDEV_MFGCFG_X32_TR 0x40004698
496 #define CYDEV_MFGCFG_IMO_BASE 0x400046a0
497 #define CYDEV_MFGCFG_IMO_SIZE 0x00000005
498 #define CYDEV_MFGCFG_IMO_TR0 0x400046a0
499 #define CYDEV_MFGCFG_IMO_TR1 0x400046a1
500 #define CYDEV_MFGCFG_IMO_GAIN 0x400046a2
501 #define CYDEV_MFGCFG_IMO_C36M 0x400046a3
502 #define CYDEV_MFGCFG_IMO_TR2 0x400046a4
503 #define CYDEV_MFGCFG_XMHZ_BASE 0x400046a8
504 #define CYDEV_MFGCFG_XMHZ_SIZE 0x00000001
505 #define CYDEV_MFGCFG_XMHZ_TR 0x400046a8
506 #define CYDEV_MFGCFG_DLY 0x400046c0
507 #define CYDEV_MFGCFG_MLOGIC_BASE 0x400046e0
508 #define CYDEV_MFGCFG_MLOGIC_SIZE 0x0000000d
509 #define CYDEV_MFGCFG_MLOGIC_DMPSTR 0x400046e2
510 #define CYDEV_MFGCFG_MLOGIC_SEG_BASE 0x400046e4
511 #define CYDEV_MFGCFG_MLOGIC_SEG_SIZE 0x00000002
512 #define CYDEV_MFGCFG_MLOGIC_SEG_CR 0x400046e4
513 #define CYDEV_MFGCFG_MLOGIC_SEG_CFG0 0x400046e5
514 #define CYDEV_MFGCFG_MLOGIC_DEBUG 0x400046e8
515 #define CYDEV_MFGCFG_MLOGIC_CPU_SCR_BASE 0x400046ea
516 #define CYDEV_MFGCFG_MLOGIC_CPU_SCR_SIZE 0x00000001
517 #define CYDEV_MFGCFG_MLOGIC_CPU_SCR_CPU_SCR 0x400046ea
518 #define CYDEV_MFGCFG_MLOGIC_REV_ID 0x400046ec
519 #define CYDEV_RESET_BASE 0x400046f0
520 #define CYDEV_RESET_SIZE 0x0000000f
521 #define CYDEV_RESET_IPOR_CR0 0x400046f0
522 #define CYDEV_RESET_IPOR_CR1 0x400046f1
523 #define CYDEV_RESET_IPOR_CR2 0x400046f2
524 #define CYDEV_RESET_IPOR_CR3 0x400046f3
525 #define CYDEV_RESET_CR0 0x400046f4
526 #define CYDEV_RESET_CR1 0x400046f5
527 #define CYDEV_RESET_CR2 0x400046f6
528 #define CYDEV_RESET_CR3 0x400046f7
529 #define CYDEV_RESET_CR4 0x400046f8
530 #define CYDEV_RESET_CR5 0x400046f9
531 #define CYDEV_RESET_SR0 0x400046fa
532 #define CYDEV_RESET_SR1 0x400046fb
533 #define CYDEV_RESET_SR2 0x400046fc
534 #define CYDEV_RESET_SR3 0x400046fd
535 #define CYDEV_RESET_TR 0x400046fe
536 #define CYDEV_SPC_BASE 0x40004700
537 #define CYDEV_SPC_SIZE 0x00000100
538 #define CYDEV_SPC_FM_EE_CR 0x40004700
539 #define CYDEV_SPC_FM_EE_WAKE_CNT 0x40004701
540 #define CYDEV_SPC_EE_SCR 0x40004702
541 #define CYDEV_SPC_EE_ERR 0x40004703
542 #define CYDEV_SPC_CPU_DATA 0x40004720
543 #define CYDEV_SPC_DMA_DATA 0x40004721
544 #define CYDEV_SPC_SR 0x40004722
545 #define CYDEV_SPC_CR 0x40004723
546 #define CYDEV_SPC_DMM_MAP_BASE 0x40004780
547 #define CYDEV_SPC_DMM_MAP_SIZE 0x00000080
548 #define CYDEV_SPC_DMM_MAP_SRAM_MBASE 0x40004780
549 #define CYDEV_SPC_DMM_MAP_SRAM_MSIZE 0x00000080
550 #define CYDEV_CACHE_BASE 0x40004800
551 #define CYDEV_CACHE_SIZE 0x0000009c
552 #define CYDEV_CACHE_CC_CTL 0x40004800
553 #define CYDEV_CACHE_ECC_CORR 0x40004880
554 #define CYDEV_CACHE_ECC_ERR 0x40004888
555 #define CYDEV_CACHE_FLASH_ERR 0x40004890
556 #define CYDEV_CACHE_HITMISS 0x40004898
557 #define CYDEV_I2C_BASE 0x40004900
558 #define CYDEV_I2C_SIZE 0x000000e1
559 #define CYDEV_I2C_XCFG 0x400049c8
560 #define CYDEV_I2C_ADR 0x400049ca
561 #define CYDEV_I2C_CFG 0x400049d6
562 #define CYDEV_I2C_CSR 0x400049d7
563 #define CYDEV_I2C_D 0x400049d8
564 #define CYDEV_I2C_MCSR 0x400049d9
565 #define CYDEV_I2C_CLK_DIV1 0x400049db
566 #define CYDEV_I2C_CLK_DIV2 0x400049dc
567 #define CYDEV_I2C_TMOUT_CSR 0x400049dd
568 #define CYDEV_I2C_TMOUT_SR 0x400049de
569 #define CYDEV_I2C_TMOUT_CFG0 0x400049df
570 #define CYDEV_I2C_TMOUT_CFG1 0x400049e0
571 #define CYDEV_DEC_BASE 0x40004e00
572 #define CYDEV_DEC_SIZE 0x00000015
573 #define CYDEV_DEC_CR 0x40004e00
574 #define CYDEV_DEC_SR 0x40004e01
575 #define CYDEV_DEC_SHIFT1 0x40004e02
576 #define CYDEV_DEC_SHIFT2 0x40004e03
577 #define CYDEV_DEC_DR2 0x40004e04
578 #define CYDEV_DEC_DR2H 0x40004e05
579 #define CYDEV_DEC_DR1 0x40004e06
580 #define CYDEV_DEC_OCOR 0x40004e08
581 #define CYDEV_DEC_OCORM 0x40004e09
582 #define CYDEV_DEC_OCORH 0x40004e0a
583 #define CYDEV_DEC_GCOR 0x40004e0c
584 #define CYDEV_DEC_GCORH 0x40004e0d
585 #define CYDEV_DEC_GVAL 0x40004e0e
586 #define CYDEV_DEC_OUTSAMP 0x40004e10
587 #define CYDEV_DEC_OUTSAMPM 0x40004e11
588 #define CYDEV_DEC_OUTSAMPH 0x40004e12
589 #define CYDEV_DEC_OUTSAMPS 0x40004e13
590 #define CYDEV_DEC_COHER 0x40004e14
591 #define CYDEV_TMR0_BASE 0x40004f00
592 #define CYDEV_TMR0_SIZE 0x0000000c
593 #define CYDEV_TMR0_CFG0 0x40004f00
594 #define CYDEV_TMR0_CFG1 0x40004f01
595 #define CYDEV_TMR0_CFG2 0x40004f02
596 #define CYDEV_TMR0_SR0 0x40004f03
597 #define CYDEV_TMR0_PER0 0x40004f04
598 #define CYDEV_TMR0_PER1 0x40004f05
599 #define CYDEV_TMR0_CNT_CMP0 0x40004f06
600 #define CYDEV_TMR0_CNT_CMP1 0x40004f07
601 #define CYDEV_TMR0_CAP0 0x40004f08
602 #define CYDEV_TMR0_CAP1 0x40004f09
603 #define CYDEV_TMR0_RT0 0x40004f0a
604 #define CYDEV_TMR0_RT1 0x40004f0b
605 #define CYDEV_TMR1_BASE 0x40004f0c
606 #define CYDEV_TMR1_SIZE 0x0000000c
607 #define CYDEV_TMR1_CFG0 0x40004f0c
608 #define CYDEV_TMR1_CFG1 0x40004f0d
609 #define CYDEV_TMR1_CFG2 0x40004f0e
610 #define CYDEV_TMR1_SR0 0x40004f0f
611 #define CYDEV_TMR1_PER0 0x40004f10
612 #define CYDEV_TMR1_PER1 0x40004f11
613 #define CYDEV_TMR1_CNT_CMP0 0x40004f12
614 #define CYDEV_TMR1_CNT_CMP1 0x40004f13
615 #define CYDEV_TMR1_CAP0 0x40004f14
616 #define CYDEV_TMR1_CAP1 0x40004f15
617 #define CYDEV_TMR1_RT0 0x40004f16
618 #define CYDEV_TMR1_RT1 0x40004f17
619 #define CYDEV_TMR2_BASE 0x40004f18
620 #define CYDEV_TMR2_SIZE 0x0000000c
621 #define CYDEV_TMR2_CFG0 0x40004f18
622 #define CYDEV_TMR2_CFG1 0x40004f19
623 #define CYDEV_TMR2_CFG2 0x40004f1a
624 #define CYDEV_TMR2_SR0 0x40004f1b
625 #define CYDEV_TMR2_PER0 0x40004f1c
626 #define CYDEV_TMR2_PER1 0x40004f1d
627 #define CYDEV_TMR2_CNT_CMP0 0x40004f1e
628 #define CYDEV_TMR2_CNT_CMP1 0x40004f1f
629 #define CYDEV_TMR2_CAP0 0x40004f20
630 #define CYDEV_TMR2_CAP1 0x40004f21
631 #define CYDEV_TMR2_RT0 0x40004f22
632 #define CYDEV_TMR2_RT1 0x40004f23
633 #define CYDEV_TMR3_BASE 0x40004f24
634 #define CYDEV_TMR3_SIZE 0x0000000c
635 #define CYDEV_TMR3_CFG0 0x40004f24
636 #define CYDEV_TMR3_CFG1 0x40004f25
637 #define CYDEV_TMR3_CFG2 0x40004f26
638 #define CYDEV_TMR3_SR0 0x40004f27
639 #define CYDEV_TMR3_PER0 0x40004f28
640 #define CYDEV_TMR3_PER1 0x40004f29
641 #define CYDEV_TMR3_CNT_CMP0 0x40004f2a
642 #define CYDEV_TMR3_CNT_CMP1 0x40004f2b
643 #define CYDEV_TMR3_CAP0 0x40004f2c
644 #define CYDEV_TMR3_CAP1 0x40004f2d
645 #define CYDEV_TMR3_RT0 0x40004f2e
646 #define CYDEV_TMR3_RT1 0x40004f2f
647 #define CYDEV_IO_BASE 0x40005000
648 #define CYDEV_IO_SIZE 0x00000200
649 #define CYDEV_IO_PC_BASE 0x40005000
650 #define CYDEV_IO_PC_SIZE 0x00000080
651 #define CYDEV_IO_PC_PRT0_BASE 0x40005000
652 #define CYDEV_IO_PC_PRT0_SIZE 0x00000008
653 #define CYDEV_IO_PC_PRT0_PC0 0x40005000
654 #define CYDEV_IO_PC_PRT0_PC1 0x40005001
655 #define CYDEV_IO_PC_PRT0_PC2 0x40005002
656 #define CYDEV_IO_PC_PRT0_PC3 0x40005003
657 #define CYDEV_IO_PC_PRT0_PC4 0x40005004
658 #define CYDEV_IO_PC_PRT0_PC5 0x40005005
659 #define CYDEV_IO_PC_PRT0_PC6 0x40005006
660 #define CYDEV_IO_PC_PRT0_PC7 0x40005007
661 #define CYDEV_IO_PC_PRT1_BASE 0x40005008
662 #define CYDEV_IO_PC_PRT1_SIZE 0x00000008
663 #define CYDEV_IO_PC_PRT1_PC0 0x40005008
664 #define CYDEV_IO_PC_PRT1_PC1 0x40005009
665 #define CYDEV_IO_PC_PRT1_PC2 0x4000500a
666 #define CYDEV_IO_PC_PRT1_PC3 0x4000500b
667 #define CYDEV_IO_PC_PRT1_PC4 0x4000500c
668 #define CYDEV_IO_PC_PRT1_PC5 0x4000500d
669 #define CYDEV_IO_PC_PRT1_PC6 0x4000500e
670 #define CYDEV_IO_PC_PRT1_PC7 0x4000500f
671 #define CYDEV_IO_PC_PRT2_BASE 0x40005010
672 #define CYDEV_IO_PC_PRT2_SIZE 0x00000008
673 #define CYDEV_IO_PC_PRT2_PC0 0x40005010
674 #define CYDEV_IO_PC_PRT2_PC1 0x40005011
675 #define CYDEV_IO_PC_PRT2_PC2 0x40005012
676 #define CYDEV_IO_PC_PRT2_PC3 0x40005013
677 #define CYDEV_IO_PC_PRT2_PC4 0x40005014
678 #define CYDEV_IO_PC_PRT2_PC5 0x40005015
679 #define CYDEV_IO_PC_PRT2_PC6 0x40005016
680 #define CYDEV_IO_PC_PRT2_PC7 0x40005017
681 #define CYDEV_IO_PC_PRT3_BASE 0x40005018
682 #define CYDEV_IO_PC_PRT3_SIZE 0x00000008
683 #define CYDEV_IO_PC_PRT3_PC0 0x40005018
684 #define CYDEV_IO_PC_PRT3_PC1 0x40005019
685 #define CYDEV_IO_PC_PRT3_PC2 0x4000501a
686 #define CYDEV_IO_PC_PRT3_PC3 0x4000501b
687 #define CYDEV_IO_PC_PRT3_PC4 0x4000501c
688 #define CYDEV_IO_PC_PRT3_PC5 0x4000501d
689 #define CYDEV_IO_PC_PRT3_PC6 0x4000501e
690 #define CYDEV_IO_PC_PRT3_PC7 0x4000501f
691 #define CYDEV_IO_PC_PRT4_BASE 0x40005020
692 #define CYDEV_IO_PC_PRT4_SIZE 0x00000008
693 #define CYDEV_IO_PC_PRT4_PC0 0x40005020
694 #define CYDEV_IO_PC_PRT4_PC1 0x40005021
695 #define CYDEV_IO_PC_PRT4_PC2 0x40005022
696 #define CYDEV_IO_PC_PRT4_PC3 0x40005023
697 #define CYDEV_IO_PC_PRT4_PC4 0x40005024
698 #define CYDEV_IO_PC_PRT4_PC5 0x40005025
699 #define CYDEV_IO_PC_PRT4_PC6 0x40005026
700 #define CYDEV_IO_PC_PRT4_PC7 0x40005027
701 #define CYDEV_IO_PC_PRT5_BASE 0x40005028
702 #define CYDEV_IO_PC_PRT5_SIZE 0x00000008
703 #define CYDEV_IO_PC_PRT5_PC0 0x40005028
704 #define CYDEV_IO_PC_PRT5_PC1 0x40005029
705 #define CYDEV_IO_PC_PRT5_PC2 0x4000502a
706 #define CYDEV_IO_PC_PRT5_PC3 0x4000502b
707 #define CYDEV_IO_PC_PRT5_PC4 0x4000502c
708 #define CYDEV_IO_PC_PRT5_PC5 0x4000502d
709 #define CYDEV_IO_PC_PRT5_PC6 0x4000502e
710 #define CYDEV_IO_PC_PRT5_PC7 0x4000502f
711 #define CYDEV_IO_PC_PRT6_BASE 0x40005030
712 #define CYDEV_IO_PC_PRT6_SIZE 0x00000008
713 #define CYDEV_IO_PC_PRT6_PC0 0x40005030
714 #define CYDEV_IO_PC_PRT6_PC1 0x40005031
715 #define CYDEV_IO_PC_PRT6_PC2 0x40005032
716 #define CYDEV_IO_PC_PRT6_PC3 0x40005033
717 #define CYDEV_IO_PC_PRT6_PC4 0x40005034
718 #define CYDEV_IO_PC_PRT6_PC5 0x40005035
719 #define CYDEV_IO_PC_PRT6_PC6 0x40005036
720 #define CYDEV_IO_PC_PRT6_PC7 0x40005037
721 #define CYDEV_IO_PC_PRT12_BASE 0x40005060
722 #define CYDEV_IO_PC_PRT12_SIZE 0x00000008
723 #define CYDEV_IO_PC_PRT12_PC0 0x40005060
724 #define CYDEV_IO_PC_PRT12_PC1 0x40005061
725 #define CYDEV_IO_PC_PRT12_PC2 0x40005062
726 #define CYDEV_IO_PC_PRT12_PC3 0x40005063
727 #define CYDEV_IO_PC_PRT12_PC4 0x40005064
728 #define CYDEV_IO_PC_PRT12_PC5 0x40005065
729 #define CYDEV_IO_PC_PRT12_PC6 0x40005066
730 #define CYDEV_IO_PC_PRT12_PC7 0x40005067
731 #define CYDEV_IO_PC_PRT15_BASE 0x40005078
732 #define CYDEV_IO_PC_PRT15_SIZE 0x00000006
733 #define CYDEV_IO_PC_PRT15_PC0 0x40005078
734 #define CYDEV_IO_PC_PRT15_PC1 0x40005079
735 #define CYDEV_IO_PC_PRT15_PC2 0x4000507a
736 #define CYDEV_IO_PC_PRT15_PC3 0x4000507b
737 #define CYDEV_IO_PC_PRT15_PC4 0x4000507c
738 #define CYDEV_IO_PC_PRT15_PC5 0x4000507d
739 #define CYDEV_IO_PC_PRT15_7_6_BASE 0x4000507e
740 #define CYDEV_IO_PC_PRT15_7_6_SIZE 0x00000002
741 #define CYDEV_IO_PC_PRT15_7_6_PC0 0x4000507e
742 #define CYDEV_IO_PC_PRT15_7_6_PC1 0x4000507f
743 #define CYDEV_IO_DR_BASE 0x40005080
744 #define CYDEV_IO_DR_SIZE 0x00000010
745 #define CYDEV_IO_DR_PRT0_BASE 0x40005080
746 #define CYDEV_IO_DR_PRT0_SIZE 0x00000001
747 #define CYDEV_IO_DR_PRT0_DR_ALIAS 0x40005080
748 #define CYDEV_IO_DR_PRT1_BASE 0x40005081
749 #define CYDEV_IO_DR_PRT1_SIZE 0x00000001
750 #define CYDEV_IO_DR_PRT1_DR_ALIAS 0x40005081
751 #define CYDEV_IO_DR_PRT2_BASE 0x40005082
752 #define CYDEV_IO_DR_PRT2_SIZE 0x00000001
753 #define CYDEV_IO_DR_PRT2_DR_ALIAS 0x40005082
754 #define CYDEV_IO_DR_PRT3_BASE 0x40005083
755 #define CYDEV_IO_DR_PRT3_SIZE 0x00000001
756 #define CYDEV_IO_DR_PRT3_DR_ALIAS 0x40005083
757 #define CYDEV_IO_DR_PRT4_BASE 0x40005084
758 #define CYDEV_IO_DR_PRT4_SIZE 0x00000001
759 #define CYDEV_IO_DR_PRT4_DR_ALIAS 0x40005084
760 #define CYDEV_IO_DR_PRT5_BASE 0x40005085
761 #define CYDEV_IO_DR_PRT5_SIZE 0x00000001
762 #define CYDEV_IO_DR_PRT5_DR_ALIAS 0x40005085
763 #define CYDEV_IO_DR_PRT6_BASE 0x40005086
764 #define CYDEV_IO_DR_PRT6_SIZE 0x00000001
765 #define CYDEV_IO_DR_PRT6_DR_ALIAS 0x40005086
766 #define CYDEV_IO_DR_PRT12_BASE 0x4000508c
767 #define CYDEV_IO_DR_PRT12_SIZE 0x00000001
768 #define CYDEV_IO_DR_PRT12_DR_ALIAS 0x4000508c
769 #define CYDEV_IO_DR_PRT15_BASE 0x4000508f
770 #define CYDEV_IO_DR_PRT15_SIZE 0x00000001
771 #define CYDEV_IO_DR_PRT15_DR_15_ALIAS 0x4000508f
772 #define CYDEV_IO_PS_BASE 0x40005090
773 #define CYDEV_IO_PS_SIZE 0x00000010
774 #define CYDEV_IO_PS_PRT0_BASE 0x40005090
775 #define CYDEV_IO_PS_PRT0_SIZE 0x00000001
776 #define CYDEV_IO_PS_PRT0_PS_ALIAS 0x40005090
777 #define CYDEV_IO_PS_PRT1_BASE 0x40005091
778 #define CYDEV_IO_PS_PRT1_SIZE 0x00000001
779 #define CYDEV_IO_PS_PRT1_PS_ALIAS 0x40005091
780 #define CYDEV_IO_PS_PRT2_BASE 0x40005092
781 #define CYDEV_IO_PS_PRT2_SIZE 0x00000001
782 #define CYDEV_IO_PS_PRT2_PS_ALIAS 0x40005092
783 #define CYDEV_IO_PS_PRT3_BASE 0x40005093
784 #define CYDEV_IO_PS_PRT3_SIZE 0x00000001
785 #define CYDEV_IO_PS_PRT3_PS_ALIAS 0x40005093
786 #define CYDEV_IO_PS_PRT4_BASE 0x40005094
787 #define CYDEV_IO_PS_PRT4_SIZE 0x00000001
788 #define CYDEV_IO_PS_PRT4_PS_ALIAS 0x40005094
789 #define CYDEV_IO_PS_PRT5_BASE 0x40005095
790 #define CYDEV_IO_PS_PRT5_SIZE 0x00000001
791 #define CYDEV_IO_PS_PRT5_PS_ALIAS 0x40005095
792 #define CYDEV_IO_PS_PRT6_BASE 0x40005096
793 #define CYDEV_IO_PS_PRT6_SIZE 0x00000001
794 #define CYDEV_IO_PS_PRT6_PS_ALIAS 0x40005096
795 #define CYDEV_IO_PS_PRT12_BASE 0x4000509c
796 #define CYDEV_IO_PS_PRT12_SIZE 0x00000001
797 #define CYDEV_IO_PS_PRT12_PS_ALIAS 0x4000509c
798 #define CYDEV_IO_PS_PRT15_BASE 0x4000509f
799 #define CYDEV_IO_PS_PRT15_SIZE 0x00000001
800 #define CYDEV_IO_PS_PRT15_PS15_ALIAS 0x4000509f
801 #define CYDEV_IO_PRT_BASE 0x40005100
802 #define CYDEV_IO_PRT_SIZE 0x00000100
803 #define CYDEV_IO_PRT_PRT0_BASE 0x40005100
804 #define CYDEV_IO_PRT_PRT0_SIZE 0x00000010
805 #define CYDEV_IO_PRT_PRT0_DR 0x40005100
806 #define CYDEV_IO_PRT_PRT0_PS 0x40005101
807 #define CYDEV_IO_PRT_PRT0_DM0 0x40005102
808 #define CYDEV_IO_PRT_PRT0_DM1 0x40005103
809 #define CYDEV_IO_PRT_PRT0_DM2 0x40005104
810 #define CYDEV_IO_PRT_PRT0_SLW 0x40005105
811 #define CYDEV_IO_PRT_PRT0_BYP 0x40005106
812 #define CYDEV_IO_PRT_PRT0_BIE 0x40005107
813 #define CYDEV_IO_PRT_PRT0_INP_DIS 0x40005108
814 #define CYDEV_IO_PRT_PRT0_CTL 0x40005109
815 #define CYDEV_IO_PRT_PRT0_PRT 0x4000510a
816 #define CYDEV_IO_PRT_PRT0_BIT_MASK 0x4000510b
817 #define CYDEV_IO_PRT_PRT0_AMUX 0x4000510c
818 #define CYDEV_IO_PRT_PRT0_AG 0x4000510d
819 #define CYDEV_IO_PRT_PRT0_LCD_COM_SEG 0x4000510e
820 #define CYDEV_IO_PRT_PRT0_LCD_EN 0x4000510f
821 #define CYDEV_IO_PRT_PRT1_BASE 0x40005110
822 #define CYDEV_IO_PRT_PRT1_SIZE 0x00000010
823 #define CYDEV_IO_PRT_PRT1_DR 0x40005110
824 #define CYDEV_IO_PRT_PRT1_PS 0x40005111
825 #define CYDEV_IO_PRT_PRT1_DM0 0x40005112
826 #define CYDEV_IO_PRT_PRT1_DM1 0x40005113
827 #define CYDEV_IO_PRT_PRT1_DM2 0x40005114
828 #define CYDEV_IO_PRT_PRT1_SLW 0x40005115
829 #define CYDEV_IO_PRT_PRT1_BYP 0x40005116
830 #define CYDEV_IO_PRT_PRT1_BIE 0x40005117
831 #define CYDEV_IO_PRT_PRT1_INP_DIS 0x40005118
832 #define CYDEV_IO_PRT_PRT1_CTL 0x40005119
833 #define CYDEV_IO_PRT_PRT1_PRT 0x4000511a
834 #define CYDEV_IO_PRT_PRT1_BIT_MASK 0x4000511b
835 #define CYDEV_IO_PRT_PRT1_AMUX 0x4000511c
836 #define CYDEV_IO_PRT_PRT1_AG 0x4000511d
837 #define CYDEV_IO_PRT_PRT1_LCD_COM_SEG 0x4000511e
838 #define CYDEV_IO_PRT_PRT1_LCD_EN 0x4000511f
839 #define CYDEV_IO_PRT_PRT2_BASE 0x40005120
840 #define CYDEV_IO_PRT_PRT2_SIZE 0x00000010
841 #define CYDEV_IO_PRT_PRT2_DR 0x40005120
842 #define CYDEV_IO_PRT_PRT2_PS 0x40005121
843 #define CYDEV_IO_PRT_PRT2_DM0 0x40005122
844 #define CYDEV_IO_PRT_PRT2_DM1 0x40005123
845 #define CYDEV_IO_PRT_PRT2_DM2 0x40005124
846 #define CYDEV_IO_PRT_PRT2_SLW 0x40005125
847 #define CYDEV_IO_PRT_PRT2_BYP 0x40005126
848 #define CYDEV_IO_PRT_PRT2_BIE 0x40005127
849 #define CYDEV_IO_PRT_PRT2_INP_DIS 0x40005128
850 #define CYDEV_IO_PRT_PRT2_CTL 0x40005129
851 #define CYDEV_IO_PRT_PRT2_PRT 0x4000512a
852 #define CYDEV_IO_PRT_PRT2_BIT_MASK 0x4000512b
853 #define CYDEV_IO_PRT_PRT2_AMUX 0x4000512c
854 #define CYDEV_IO_PRT_PRT2_AG 0x4000512d
855 #define CYDEV_IO_PRT_PRT2_LCD_COM_SEG 0x4000512e
856 #define CYDEV_IO_PRT_PRT2_LCD_EN 0x4000512f
857 #define CYDEV_IO_PRT_PRT3_BASE 0x40005130
858 #define CYDEV_IO_PRT_PRT3_SIZE 0x00000010
859 #define CYDEV_IO_PRT_PRT3_DR 0x40005130
860 #define CYDEV_IO_PRT_PRT3_PS 0x40005131
861 #define CYDEV_IO_PRT_PRT3_DM0 0x40005132
862 #define CYDEV_IO_PRT_PRT3_DM1 0x40005133
863 #define CYDEV_IO_PRT_PRT3_DM2 0x40005134
864 #define CYDEV_IO_PRT_PRT3_SLW 0x40005135
865 #define CYDEV_IO_PRT_PRT3_BYP 0x40005136
866 #define CYDEV_IO_PRT_PRT3_BIE 0x40005137
867 #define CYDEV_IO_PRT_PRT3_INP_DIS 0x40005138
868 #define CYDEV_IO_PRT_PRT3_CTL 0x40005139
869 #define CYDEV_IO_PRT_PRT3_PRT 0x4000513a
870 #define CYDEV_IO_PRT_PRT3_BIT_MASK 0x4000513b
871 #define CYDEV_IO_PRT_PRT3_AMUX 0x4000513c
872 #define CYDEV_IO_PRT_PRT3_AG 0x4000513d
873 #define CYDEV_IO_PRT_PRT3_LCD_COM_SEG 0x4000513e
874 #define CYDEV_IO_PRT_PRT3_LCD_EN 0x4000513f
875 #define CYDEV_IO_PRT_PRT4_BASE 0x40005140
876 #define CYDEV_IO_PRT_PRT4_SIZE 0x00000010
877 #define CYDEV_IO_PRT_PRT4_DR 0x40005140
878 #define CYDEV_IO_PRT_PRT4_PS 0x40005141
879 #define CYDEV_IO_PRT_PRT4_DM0 0x40005142
880 #define CYDEV_IO_PRT_PRT4_DM1 0x40005143
881 #define CYDEV_IO_PRT_PRT4_DM2 0x40005144
882 #define CYDEV_IO_PRT_PRT4_SLW 0x40005145
883 #define CYDEV_IO_PRT_PRT4_BYP 0x40005146
884 #define CYDEV_IO_PRT_PRT4_BIE 0x40005147
885 #define CYDEV_IO_PRT_PRT4_INP_DIS 0x40005148
886 #define CYDEV_IO_PRT_PRT4_CTL 0x40005149
887 #define CYDEV_IO_PRT_PRT4_PRT 0x4000514a
888 #define CYDEV_IO_PRT_PRT4_BIT_MASK 0x4000514b
889 #define CYDEV_IO_PRT_PRT4_AMUX 0x4000514c
890 #define CYDEV_IO_PRT_PRT4_AG 0x4000514d
891 #define CYDEV_IO_PRT_PRT4_LCD_COM_SEG 0x4000514e
892 #define CYDEV_IO_PRT_PRT4_LCD_EN 0x4000514f
893 #define CYDEV_IO_PRT_PRT5_BASE 0x40005150
894 #define CYDEV_IO_PRT_PRT5_SIZE 0x00000010
895 #define CYDEV_IO_PRT_PRT5_DR 0x40005150
896 #define CYDEV_IO_PRT_PRT5_PS 0x40005151
897 #define CYDEV_IO_PRT_PRT5_DM0 0x40005152
898 #define CYDEV_IO_PRT_PRT5_DM1 0x40005153
899 #define CYDEV_IO_PRT_PRT5_DM2 0x40005154
900 #define CYDEV_IO_PRT_PRT5_SLW 0x40005155
901 #define CYDEV_IO_PRT_PRT5_BYP 0x40005156
902 #define CYDEV_IO_PRT_PRT5_BIE 0x40005157
903 #define CYDEV_IO_PRT_PRT5_INP_DIS 0x40005158
904 #define CYDEV_IO_PRT_PRT5_CTL 0x40005159
905 #define CYDEV_IO_PRT_PRT5_PRT 0x4000515a
906 #define CYDEV_IO_PRT_PRT5_BIT_MASK 0x4000515b
907 #define CYDEV_IO_PRT_PRT5_AMUX 0x4000515c
908 #define CYDEV_IO_PRT_PRT5_AG 0x4000515d
909 #define CYDEV_IO_PRT_PRT5_LCD_COM_SEG 0x4000515e
910 #define CYDEV_IO_PRT_PRT5_LCD_EN 0x4000515f
911 #define CYDEV_IO_PRT_PRT6_BASE 0x40005160
912 #define CYDEV_IO_PRT_PRT6_SIZE 0x00000010
913 #define CYDEV_IO_PRT_PRT6_DR 0x40005160
914 #define CYDEV_IO_PRT_PRT6_PS 0x40005161
915 #define CYDEV_IO_PRT_PRT6_DM0 0x40005162
916 #define CYDEV_IO_PRT_PRT6_DM1 0x40005163
917 #define CYDEV_IO_PRT_PRT6_DM2 0x40005164
918 #define CYDEV_IO_PRT_PRT6_SLW 0x40005165
919 #define CYDEV_IO_PRT_PRT6_BYP 0x40005166
920 #define CYDEV_IO_PRT_PRT6_BIE 0x40005167
921 #define CYDEV_IO_PRT_PRT6_INP_DIS 0x40005168
922 #define CYDEV_IO_PRT_PRT6_CTL 0x40005169
923 #define CYDEV_IO_PRT_PRT6_PRT 0x4000516a
924 #define CYDEV_IO_PRT_PRT6_BIT_MASK 0x4000516b
925 #define CYDEV_IO_PRT_PRT6_AMUX 0x4000516c
926 #define CYDEV_IO_PRT_PRT6_AG 0x4000516d
927 #define CYDEV_IO_PRT_PRT6_LCD_COM_SEG 0x4000516e
928 #define CYDEV_IO_PRT_PRT6_LCD_EN 0x4000516f
929 #define CYDEV_IO_PRT_PRT12_BASE 0x400051c0
930 #define CYDEV_IO_PRT_PRT12_SIZE 0x00000010
931 #define CYDEV_IO_PRT_PRT12_DR 0x400051c0
932 #define CYDEV_IO_PRT_PRT12_PS 0x400051c1
933 #define CYDEV_IO_PRT_PRT12_DM0 0x400051c2
934 #define CYDEV_IO_PRT_PRT12_DM1 0x400051c3
935 #define CYDEV_IO_PRT_PRT12_DM2 0x400051c4
936 #define CYDEV_IO_PRT_PRT12_SLW 0x400051c5
937 #define CYDEV_IO_PRT_PRT12_BYP 0x400051c6
938 #define CYDEV_IO_PRT_PRT12_BIE 0x400051c7
939 #define CYDEV_IO_PRT_PRT12_INP_DIS 0x400051c8
940 #define CYDEV_IO_PRT_PRT12_SIO_HYST_EN 0x400051c9
941 #define CYDEV_IO_PRT_PRT12_PRT 0x400051ca
942 #define CYDEV_IO_PRT_PRT12_BIT_MASK 0x400051cb
943 #define CYDEV_IO_PRT_PRT12_SIO_REG_HIFREQ 0x400051cc
944 #define CYDEV_IO_PRT_PRT12_AG 0x400051cd
945 #define CYDEV_IO_PRT_PRT12_SIO_CFG 0x400051ce
946 #define CYDEV_IO_PRT_PRT12_SIO_DIFF 0x400051cf
947 #define CYDEV_IO_PRT_PRT15_BASE 0x400051f0
948 #define CYDEV_IO_PRT_PRT15_SIZE 0x00000010
949 #define CYDEV_IO_PRT_PRT15_DR 0x400051f0
950 #define CYDEV_IO_PRT_PRT15_PS 0x400051f1
951 #define CYDEV_IO_PRT_PRT15_DM0 0x400051f2
952 #define CYDEV_IO_PRT_PRT15_DM1 0x400051f3
953 #define CYDEV_IO_PRT_PRT15_DM2 0x400051f4
954 #define CYDEV_IO_PRT_PRT15_SLW 0x400051f5
955 #define CYDEV_IO_PRT_PRT15_BYP 0x400051f6
956 #define CYDEV_IO_PRT_PRT15_BIE 0x400051f7
957 #define CYDEV_IO_PRT_PRT15_INP_DIS 0x400051f8
958 #define CYDEV_IO_PRT_PRT15_CTL 0x400051f9
959 #define CYDEV_IO_PRT_PRT15_PRT 0x400051fa
960 #define CYDEV_IO_PRT_PRT15_BIT_MASK 0x400051fb
961 #define CYDEV_IO_PRT_PRT15_AMUX 0x400051fc
962 #define CYDEV_IO_PRT_PRT15_AG 0x400051fd
963 #define CYDEV_IO_PRT_PRT15_LCD_COM_SEG 0x400051fe
964 #define CYDEV_IO_PRT_PRT15_LCD_EN 0x400051ff
965 #define CYDEV_PRTDSI_BASE 0x40005200
966 #define CYDEV_PRTDSI_SIZE 0x0000007f
967 #define CYDEV_PRTDSI_PRT0_BASE 0x40005200
968 #define CYDEV_PRTDSI_PRT0_SIZE 0x00000007
969 #define CYDEV_PRTDSI_PRT0_OUT_SEL0 0x40005200
970 #define CYDEV_PRTDSI_PRT0_OUT_SEL1 0x40005201
971 #define CYDEV_PRTDSI_PRT0_OE_SEL0 0x40005202
972 #define CYDEV_PRTDSI_PRT0_OE_SEL1 0x40005203
973 #define CYDEV_PRTDSI_PRT0_DBL_SYNC_IN 0x40005204
974 #define CYDEV_PRTDSI_PRT0_SYNC_OUT 0x40005205
975 #define CYDEV_PRTDSI_PRT0_CAPS_SEL 0x40005206
976 #define CYDEV_PRTDSI_PRT1_BASE 0x40005208
977 #define CYDEV_PRTDSI_PRT1_SIZE 0x00000007
978 #define CYDEV_PRTDSI_PRT1_OUT_SEL0 0x40005208
979 #define CYDEV_PRTDSI_PRT1_OUT_SEL1 0x40005209
980 #define CYDEV_PRTDSI_PRT1_OE_SEL0 0x4000520a
981 #define CYDEV_PRTDSI_PRT1_OE_SEL1 0x4000520b
982 #define CYDEV_PRTDSI_PRT1_DBL_SYNC_IN 0x4000520c
983 #define CYDEV_PRTDSI_PRT1_SYNC_OUT 0x4000520d
984 #define CYDEV_PRTDSI_PRT1_CAPS_SEL 0x4000520e
985 #define CYDEV_PRTDSI_PRT2_BASE 0x40005210
986 #define CYDEV_PRTDSI_PRT2_SIZE 0x00000007
987 #define CYDEV_PRTDSI_PRT2_OUT_SEL0 0x40005210
988 #define CYDEV_PRTDSI_PRT2_OUT_SEL1 0x40005211
989 #define CYDEV_PRTDSI_PRT2_OE_SEL0 0x40005212
990 #define CYDEV_PRTDSI_PRT2_OE_SEL1 0x40005213
991 #define CYDEV_PRTDSI_PRT2_DBL_SYNC_IN 0x40005214
992 #define CYDEV_PRTDSI_PRT2_SYNC_OUT 0x40005215
993 #define CYDEV_PRTDSI_PRT2_CAPS_SEL 0x40005216
994 #define CYDEV_PRTDSI_PRT3_BASE 0x40005218
995 #define CYDEV_PRTDSI_PRT3_SIZE 0x00000007
996 #define CYDEV_PRTDSI_PRT3_OUT_SEL0 0x40005218
997 #define CYDEV_PRTDSI_PRT3_OUT_SEL1 0x40005219
998 #define CYDEV_PRTDSI_PRT3_OE_SEL0 0x4000521a
999 #define CYDEV_PRTDSI_PRT3_OE_SEL1 0x4000521b
1000 #define CYDEV_PRTDSI_PRT3_DBL_SYNC_IN 0x4000521c
1001 #define CYDEV_PRTDSI_PRT3_SYNC_OUT 0x4000521d
1002 #define CYDEV_PRTDSI_PRT3_CAPS_SEL 0x4000521e
1003 #define CYDEV_PRTDSI_PRT4_BASE 0x40005220
1004 #define CYDEV_PRTDSI_PRT4_SIZE 0x00000007
1005 #define CYDEV_PRTDSI_PRT4_OUT_SEL0 0x40005220
1006 #define CYDEV_PRTDSI_PRT4_OUT_SEL1 0x40005221
1007 #define CYDEV_PRTDSI_PRT4_OE_SEL0 0x40005222
1008 #define CYDEV_PRTDSI_PRT4_OE_SEL1 0x40005223
1009 #define CYDEV_PRTDSI_PRT4_DBL_SYNC_IN 0x40005224
1010 #define CYDEV_PRTDSI_PRT4_SYNC_OUT 0x40005225
1011 #define CYDEV_PRTDSI_PRT4_CAPS_SEL 0x40005226
1012 #define CYDEV_PRTDSI_PRT5_BASE 0x40005228
1013 #define CYDEV_PRTDSI_PRT5_SIZE 0x00000007
1014 #define CYDEV_PRTDSI_PRT5_OUT_SEL0 0x40005228
1015 #define CYDEV_PRTDSI_PRT5_OUT_SEL1 0x40005229
1016 #define CYDEV_PRTDSI_PRT5_OE_SEL0 0x4000522a
1017 #define CYDEV_PRTDSI_PRT5_OE_SEL1 0x4000522b
1018 #define CYDEV_PRTDSI_PRT5_DBL_SYNC_IN 0x4000522c
1019 #define CYDEV_PRTDSI_PRT5_SYNC_OUT 0x4000522d
1020 #define CYDEV_PRTDSI_PRT5_CAPS_SEL 0x4000522e
1021 #define CYDEV_PRTDSI_PRT6_BASE 0x40005230
1022 #define CYDEV_PRTDSI_PRT6_SIZE 0x00000007
1023 #define CYDEV_PRTDSI_PRT6_OUT_SEL0 0x40005230
1024 #define CYDEV_PRTDSI_PRT6_OUT_SEL1 0x40005231
1025 #define CYDEV_PRTDSI_PRT6_OE_SEL0 0x40005232
1026 #define CYDEV_PRTDSI_PRT6_OE_SEL1 0x40005233
1027 #define CYDEV_PRTDSI_PRT6_DBL_SYNC_IN 0x40005234
1028 #define CYDEV_PRTDSI_PRT6_SYNC_OUT 0x40005235
1029 #define CYDEV_PRTDSI_PRT6_CAPS_SEL 0x40005236
1030 #define CYDEV_PRTDSI_PRT12_BASE 0x40005260
1031 #define CYDEV_PRTDSI_PRT12_SIZE 0x00000006
1032 #define CYDEV_PRTDSI_PRT12_OUT_SEL0 0x40005260
1033 #define CYDEV_PRTDSI_PRT12_OUT_SEL1 0x40005261
1034 #define CYDEV_PRTDSI_PRT12_OE_SEL0 0x40005262
1035 #define CYDEV_PRTDSI_PRT12_OE_SEL1 0x40005263
1036 #define CYDEV_PRTDSI_PRT12_DBL_SYNC_IN 0x40005264
1037 #define CYDEV_PRTDSI_PRT12_SYNC_OUT 0x40005265
1038 #define CYDEV_PRTDSI_PRT15_BASE 0x40005278
1039 #define CYDEV_PRTDSI_PRT15_SIZE 0x00000007
1040 #define CYDEV_PRTDSI_PRT15_OUT_SEL0 0x40005278
1041 #define CYDEV_PRTDSI_PRT15_OUT_SEL1 0x40005279
1042 #define CYDEV_PRTDSI_PRT15_OE_SEL0 0x4000527a
1043 #define CYDEV_PRTDSI_PRT15_OE_SEL1 0x4000527b
1044 #define CYDEV_PRTDSI_PRT15_DBL_SYNC_IN 0x4000527c
1045 #define CYDEV_PRTDSI_PRT15_SYNC_OUT 0x4000527d
1046 #define CYDEV_PRTDSI_PRT15_CAPS_SEL 0x4000527e
1047 #define CYDEV_EMIF_BASE 0x40005400
1048 #define CYDEV_EMIF_SIZE 0x00000007
1049 #define CYDEV_EMIF_NO_UDB 0x40005400
1050 #define CYDEV_EMIF_RP_WAIT_STATES 0x40005401
1051 #define CYDEV_EMIF_MEM_DWN 0x40005402
1052 #define CYDEV_EMIF_MEMCLK_DIV 0x40005403
1053 #define CYDEV_EMIF_CLOCK_EN 0x40005404
1054 #define CYDEV_EMIF_EM_TYPE 0x40005405
1055 #define CYDEV_EMIF_WP_WAIT_STATES 0x40005406
1056 #define CYDEV_ANAIF_BASE 0x40005800
1057 #define CYDEV_ANAIF_SIZE 0x000003a9
1058 #define CYDEV_ANAIF_CFG_BASE 0x40005800
1059 #define CYDEV_ANAIF_CFG_SIZE 0x0000010f
1060 #define CYDEV_ANAIF_CFG_SC0_BASE 0x40005800
1061 #define CYDEV_ANAIF_CFG_SC0_SIZE 0x00000003
1062 #define CYDEV_ANAIF_CFG_SC0_CR0 0x40005800
1063 #define CYDEV_ANAIF_CFG_SC0_CR1 0x40005801
1064 #define CYDEV_ANAIF_CFG_SC0_CR2 0x40005802
1065 #define CYDEV_ANAIF_CFG_SC1_BASE 0x40005804
1066 #define CYDEV_ANAIF_CFG_SC1_SIZE 0x00000003
1067 #define CYDEV_ANAIF_CFG_SC1_CR0 0x40005804
1068 #define CYDEV_ANAIF_CFG_SC1_CR1 0x40005805
1069 #define CYDEV_ANAIF_CFG_SC1_CR2 0x40005806
1070 #define CYDEV_ANAIF_CFG_SC2_BASE 0x40005808
1071 #define CYDEV_ANAIF_CFG_SC2_SIZE 0x00000003
1072 #define CYDEV_ANAIF_CFG_SC2_CR0 0x40005808
1073 #define CYDEV_ANAIF_CFG_SC2_CR1 0x40005809
1074 #define CYDEV_ANAIF_CFG_SC2_CR2 0x4000580a
1075 #define CYDEV_ANAIF_CFG_SC3_BASE 0x4000580c
1076 #define CYDEV_ANAIF_CFG_SC3_SIZE 0x00000003
1077 #define CYDEV_ANAIF_CFG_SC3_CR0 0x4000580c
1078 #define CYDEV_ANAIF_CFG_SC3_CR1 0x4000580d
1079 #define CYDEV_ANAIF_CFG_SC3_CR2 0x4000580e
1080 #define CYDEV_ANAIF_CFG_DAC0_BASE 0x40005820
1081 #define CYDEV_ANAIF_CFG_DAC0_SIZE 0x00000003
1082 #define CYDEV_ANAIF_CFG_DAC0_CR0 0x40005820
1083 #define CYDEV_ANAIF_CFG_DAC0_CR1 0x40005821
1084 #define CYDEV_ANAIF_CFG_DAC0_TST 0x40005822
1085 #define CYDEV_ANAIF_CFG_DAC1_BASE 0x40005824
1086 #define CYDEV_ANAIF_CFG_DAC1_SIZE 0x00000003
1087 #define CYDEV_ANAIF_CFG_DAC1_CR0 0x40005824
1088 #define CYDEV_ANAIF_CFG_DAC1_CR1 0x40005825
1089 #define CYDEV_ANAIF_CFG_DAC1_TST 0x40005826
1090 #define CYDEV_ANAIF_CFG_DAC2_BASE 0x40005828
1091 #define CYDEV_ANAIF_CFG_DAC2_SIZE 0x00000003
1092 #define CYDEV_ANAIF_CFG_DAC2_CR0 0x40005828
1093 #define CYDEV_ANAIF_CFG_DAC2_CR1 0x40005829
1094 #define CYDEV_ANAIF_CFG_DAC2_TST 0x4000582a
1095 #define CYDEV_ANAIF_CFG_DAC3_BASE 0x4000582c
1096 #define CYDEV_ANAIF_CFG_DAC3_SIZE 0x00000003
1097 #define CYDEV_ANAIF_CFG_DAC3_CR0 0x4000582c
1098 #define CYDEV_ANAIF_CFG_DAC3_CR1 0x4000582d
1099 #define CYDEV_ANAIF_CFG_DAC3_TST 0x4000582e
1100 #define CYDEV_ANAIF_CFG_CMP0_BASE 0x40005840
1101 #define CYDEV_ANAIF_CFG_CMP0_SIZE 0x00000001
1102 #define CYDEV_ANAIF_CFG_CMP0_CR 0x40005840
1103 #define CYDEV_ANAIF_CFG_CMP1_BASE 0x40005841
1104 #define CYDEV_ANAIF_CFG_CMP1_SIZE 0x00000001
1105 #define CYDEV_ANAIF_CFG_CMP1_CR 0x40005841
1106 #define CYDEV_ANAIF_CFG_CMP2_BASE 0x40005842
1107 #define CYDEV_ANAIF_CFG_CMP2_SIZE 0x00000001
1108 #define CYDEV_ANAIF_CFG_CMP2_CR 0x40005842
1109 #define CYDEV_ANAIF_CFG_CMP3_BASE 0x40005843
1110 #define CYDEV_ANAIF_CFG_CMP3_SIZE 0x00000001
1111 #define CYDEV_ANAIF_CFG_CMP3_CR 0x40005843
1112 #define CYDEV_ANAIF_CFG_LUT0_BASE 0x40005848
1113 #define CYDEV_ANAIF_CFG_LUT0_SIZE 0x00000002
1114 #define CYDEV_ANAIF_CFG_LUT0_CR 0x40005848
1115 #define CYDEV_ANAIF_CFG_LUT0_MX 0x40005849
1116 #define CYDEV_ANAIF_CFG_LUT1_BASE 0x4000584a
1117 #define CYDEV_ANAIF_CFG_LUT1_SIZE 0x00000002
1118 #define CYDEV_ANAIF_CFG_LUT1_CR 0x4000584a
1119 #define CYDEV_ANAIF_CFG_LUT1_MX 0x4000584b
1120 #define CYDEV_ANAIF_CFG_LUT2_BASE 0x4000584c
1121 #define CYDEV_ANAIF_CFG_LUT2_SIZE 0x00000002
1122 #define CYDEV_ANAIF_CFG_LUT2_CR 0x4000584c
1123 #define CYDEV_ANAIF_CFG_LUT2_MX 0x4000584d
1124 #define CYDEV_ANAIF_CFG_LUT3_BASE 0x4000584e
1125 #define CYDEV_ANAIF_CFG_LUT3_SIZE 0x00000002
1126 #define CYDEV_ANAIF_CFG_LUT3_CR 0x4000584e
1127 #define CYDEV_ANAIF_CFG_LUT3_MX 0x4000584f
1128 #define CYDEV_ANAIF_CFG_OPAMP0_BASE 0x40005858
1129 #define CYDEV_ANAIF_CFG_OPAMP0_SIZE 0x00000002
1130 #define CYDEV_ANAIF_CFG_OPAMP0_CR 0x40005858
1131 #define CYDEV_ANAIF_CFG_OPAMP0_RSVD 0x40005859
1132 #define CYDEV_ANAIF_CFG_OPAMP1_BASE 0x4000585a
1133 #define CYDEV_ANAIF_CFG_OPAMP1_SIZE 0x00000002
1134 #define CYDEV_ANAIF_CFG_OPAMP1_CR 0x4000585a
1135 #define CYDEV_ANAIF_CFG_OPAMP1_RSVD 0x4000585b
1136 #define CYDEV_ANAIF_CFG_OPAMP2_BASE 0x4000585c
1137 #define CYDEV_ANAIF_CFG_OPAMP2_SIZE 0x00000002
1138 #define CYDEV_ANAIF_CFG_OPAMP2_CR 0x4000585c
1139 #define CYDEV_ANAIF_CFG_OPAMP2_RSVD 0x4000585d
1140 #define CYDEV_ANAIF_CFG_OPAMP3_BASE 0x4000585e
1141 #define CYDEV_ANAIF_CFG_OPAMP3_SIZE 0x00000002
1142 #define CYDEV_ANAIF_CFG_OPAMP3_CR 0x4000585e
1143 #define CYDEV_ANAIF_CFG_OPAMP3_RSVD 0x4000585f
1144 #define CYDEV_ANAIF_CFG_LCDDAC_BASE 0x40005868
1145 #define CYDEV_ANAIF_CFG_LCDDAC_SIZE 0x00000002
1146 #define CYDEV_ANAIF_CFG_LCDDAC_CR0 0x40005868
1147 #define CYDEV_ANAIF_CFG_LCDDAC_CR1 0x40005869
1148 #define CYDEV_ANAIF_CFG_LCDDRV_BASE 0x4000586a
1149 #define CYDEV_ANAIF_CFG_LCDDRV_SIZE 0x00000001
1150 #define CYDEV_ANAIF_CFG_LCDDRV_CR 0x4000586a
1151 #define CYDEV_ANAIF_CFG_LCDTMR_BASE 0x4000586b
1152 #define CYDEV_ANAIF_CFG_LCDTMR_SIZE 0x00000001
1153 #define CYDEV_ANAIF_CFG_LCDTMR_CFG 0x4000586b
1154 #define CYDEV_ANAIF_CFG_BG_BASE 0x4000586c
1155 #define CYDEV_ANAIF_CFG_BG_SIZE 0x00000004
1156 #define CYDEV_ANAIF_CFG_BG_CR0 0x4000586c
1157 #define CYDEV_ANAIF_CFG_BG_RSVD 0x4000586d
1158 #define CYDEV_ANAIF_CFG_BG_DFT0 0x4000586e
1159 #define CYDEV_ANAIF_CFG_BG_DFT1 0x4000586f
1160 #define CYDEV_ANAIF_CFG_CAPSL_BASE 0x40005870
1161 #define CYDEV_ANAIF_CFG_CAPSL_SIZE 0x00000002
1162 #define CYDEV_ANAIF_CFG_CAPSL_CFG0 0x40005870
1163 #define CYDEV_ANAIF_CFG_CAPSL_CFG1 0x40005871
1164 #define CYDEV_ANAIF_CFG_CAPSR_BASE 0x40005872
1165 #define CYDEV_ANAIF_CFG_CAPSR_SIZE 0x00000002
1166 #define CYDEV_ANAIF_CFG_CAPSR_CFG0 0x40005872
1167 #define CYDEV_ANAIF_CFG_CAPSR_CFG1 0x40005873
1168 #define CYDEV_ANAIF_CFG_PUMP_BASE 0x40005876
1169 #define CYDEV_ANAIF_CFG_PUMP_SIZE 0x00000002
1170 #define CYDEV_ANAIF_CFG_PUMP_CR0 0x40005876
1171 #define CYDEV_ANAIF_CFG_PUMP_CR1 0x40005877
1172 #define CYDEV_ANAIF_CFG_LPF0_BASE 0x40005878
1173 #define CYDEV_ANAIF_CFG_LPF0_SIZE 0x00000002
1174 #define CYDEV_ANAIF_CFG_LPF0_CR0 0x40005878
1175 #define CYDEV_ANAIF_CFG_LPF0_RSVD 0x40005879
1176 #define CYDEV_ANAIF_CFG_LPF1_BASE 0x4000587a
1177 #define CYDEV_ANAIF_CFG_LPF1_SIZE 0x00000002
1178 #define CYDEV_ANAIF_CFG_LPF1_CR0 0x4000587a
1179 #define CYDEV_ANAIF_CFG_LPF1_RSVD 0x4000587b
1180 #define CYDEV_ANAIF_CFG_MISC_BASE 0x4000587c
1181 #define CYDEV_ANAIF_CFG_MISC_SIZE 0x00000001
1182 #define CYDEV_ANAIF_CFG_MISC_CR0 0x4000587c
1183 #define CYDEV_ANAIF_CFG_DSM0_BASE 0x40005880
1184 #define CYDEV_ANAIF_CFG_DSM0_SIZE 0x00000020
1185 #define CYDEV_ANAIF_CFG_DSM0_CR0 0x40005880
1186 #define CYDEV_ANAIF_CFG_DSM0_CR1 0x40005881
1187 #define CYDEV_ANAIF_CFG_DSM0_CR2 0x40005882
1188 #define CYDEV_ANAIF_CFG_DSM0_CR3 0x40005883
1189 #define CYDEV_ANAIF_CFG_DSM0_CR4 0x40005884
1190 #define CYDEV_ANAIF_CFG_DSM0_CR5 0x40005885
1191 #define CYDEV_ANAIF_CFG_DSM0_CR6 0x40005886
1192 #define CYDEV_ANAIF_CFG_DSM0_CR7 0x40005887
1193 #define CYDEV_ANAIF_CFG_DSM0_CR8 0x40005888
1194 #define CYDEV_ANAIF_CFG_DSM0_CR9 0x40005889
1195 #define CYDEV_ANAIF_CFG_DSM0_CR10 0x4000588a
1196 #define CYDEV_ANAIF_CFG_DSM0_CR11 0x4000588b
1197 #define CYDEV_ANAIF_CFG_DSM0_CR12 0x4000588c
1198 #define CYDEV_ANAIF_CFG_DSM0_CR13 0x4000588d
1199 #define CYDEV_ANAIF_CFG_DSM0_CR14 0x4000588e
1200 #define CYDEV_ANAIF_CFG_DSM0_CR15 0x4000588f
1201 #define CYDEV_ANAIF_CFG_DSM0_CR16 0x40005890
1202 #define CYDEV_ANAIF_CFG_DSM0_CR17 0x40005891
1203 #define CYDEV_ANAIF_CFG_DSM0_REF0 0x40005892
1204 #define CYDEV_ANAIF_CFG_DSM0_REF1 0x40005893
1205 #define CYDEV_ANAIF_CFG_DSM0_REF2 0x40005894
1206 #define CYDEV_ANAIF_CFG_DSM0_REF3 0x40005895
1207 #define CYDEV_ANAIF_CFG_DSM0_DEM0 0x40005896
1208 #define CYDEV_ANAIF_CFG_DSM0_DEM1 0x40005897
1209 #define CYDEV_ANAIF_CFG_DSM0_TST0 0x40005898
1210 #define CYDEV_ANAIF_CFG_DSM0_TST1 0x40005899
1211 #define CYDEV_ANAIF_CFG_DSM0_BUF0 0x4000589a
1212 #define CYDEV_ANAIF_CFG_DSM0_BUF1 0x4000589b
1213 #define CYDEV_ANAIF_CFG_DSM0_BUF2 0x4000589c
1214 #define CYDEV_ANAIF_CFG_DSM0_BUF3 0x4000589d
1215 #define CYDEV_ANAIF_CFG_DSM0_MISC 0x4000589e
1216 #define CYDEV_ANAIF_CFG_DSM0_RSVD1 0x4000589f
1217 #define CYDEV_ANAIF_CFG_SAR0_BASE 0x40005900
1218 #define CYDEV_ANAIF_CFG_SAR0_SIZE 0x00000007
1219 #define CYDEV_ANAIF_CFG_SAR0_CSR0 0x40005900
1220 #define CYDEV_ANAIF_CFG_SAR0_CSR1 0x40005901
1221 #define CYDEV_ANAIF_CFG_SAR0_CSR2 0x40005902
1222 #define CYDEV_ANAIF_CFG_SAR0_CSR3 0x40005903
1223 #define CYDEV_ANAIF_CFG_SAR0_CSR4 0x40005904
1224 #define CYDEV_ANAIF_CFG_SAR0_CSR5 0x40005905
1225 #define CYDEV_ANAIF_CFG_SAR0_CSR6 0x40005906
1226 #define CYDEV_ANAIF_CFG_SAR1_BASE 0x40005908
1227 #define CYDEV_ANAIF_CFG_SAR1_SIZE 0x00000007
1228 #define CYDEV_ANAIF_CFG_SAR1_CSR0 0x40005908
1229 #define CYDEV_ANAIF_CFG_SAR1_CSR1 0x40005909
1230 #define CYDEV_ANAIF_CFG_SAR1_CSR2 0x4000590a
1231 #define CYDEV_ANAIF_CFG_SAR1_CSR3 0x4000590b
1232 #define CYDEV_ANAIF_CFG_SAR1_CSR4 0x4000590c
1233 #define CYDEV_ANAIF_CFG_SAR1_CSR5 0x4000590d
1234 #define CYDEV_ANAIF_CFG_SAR1_CSR6 0x4000590e
1235 #define CYDEV_ANAIF_RT_BASE 0x40005a00
1236 #define CYDEV_ANAIF_RT_SIZE 0x00000162
1237 #define CYDEV_ANAIF_RT_SC0_BASE 0x40005a00
1238 #define CYDEV_ANAIF_RT_SC0_SIZE 0x0000000d
1239 #define CYDEV_ANAIF_RT_SC0_SW0 0x40005a00
1240 #define CYDEV_ANAIF_RT_SC0_SW2 0x40005a02
1241 #define CYDEV_ANAIF_RT_SC0_SW3 0x40005a03
1242 #define CYDEV_ANAIF_RT_SC0_SW4 0x40005a04
1243 #define CYDEV_ANAIF_RT_SC0_SW6 0x40005a06
1244 #define CYDEV_ANAIF_RT_SC0_SW7 0x40005a07
1245 #define CYDEV_ANAIF_RT_SC0_SW8 0x40005a08
1246 #define CYDEV_ANAIF_RT_SC0_SW10 0x40005a0a
1247 #define CYDEV_ANAIF_RT_SC0_CLK 0x40005a0b
1248 #define CYDEV_ANAIF_RT_SC0_BST 0x40005a0c
1249 #define CYDEV_ANAIF_RT_SC1_BASE 0x40005a10
1250 #define CYDEV_ANAIF_RT_SC1_SIZE 0x0000000d
1251 #define CYDEV_ANAIF_RT_SC1_SW0 0x40005a10
1252 #define CYDEV_ANAIF_RT_SC1_SW2 0x40005a12
1253 #define CYDEV_ANAIF_RT_SC1_SW3 0x40005a13
1254 #define CYDEV_ANAIF_RT_SC1_SW4 0x40005a14
1255 #define CYDEV_ANAIF_RT_SC1_SW6 0x40005a16
1256 #define CYDEV_ANAIF_RT_SC1_SW7 0x40005a17
1257 #define CYDEV_ANAIF_RT_SC1_SW8 0x40005a18
1258 #define CYDEV_ANAIF_RT_SC1_SW10 0x40005a1a
1259 #define CYDEV_ANAIF_RT_SC1_CLK 0x40005a1b
1260 #define CYDEV_ANAIF_RT_SC1_BST 0x40005a1c
1261 #define CYDEV_ANAIF_RT_SC2_BASE 0x40005a20
1262 #define CYDEV_ANAIF_RT_SC2_SIZE 0x0000000d
1263 #define CYDEV_ANAIF_RT_SC2_SW0 0x40005a20
1264 #define CYDEV_ANAIF_RT_SC2_SW2 0x40005a22
1265 #define CYDEV_ANAIF_RT_SC2_SW3 0x40005a23
1266 #define CYDEV_ANAIF_RT_SC2_SW4 0x40005a24
1267 #define CYDEV_ANAIF_RT_SC2_SW6 0x40005a26
1268 #define CYDEV_ANAIF_RT_SC2_SW7 0x40005a27
1269 #define CYDEV_ANAIF_RT_SC2_SW8 0x40005a28
1270 #define CYDEV_ANAIF_RT_SC2_SW10 0x40005a2a
1271 #define CYDEV_ANAIF_RT_SC2_CLK 0x40005a2b
1272 #define CYDEV_ANAIF_RT_SC2_BST 0x40005a2c
1273 #define CYDEV_ANAIF_RT_SC3_BASE 0x40005a30
1274 #define CYDEV_ANAIF_RT_SC3_SIZE 0x0000000d
1275 #define CYDEV_ANAIF_RT_SC3_SW0 0x40005a30
1276 #define CYDEV_ANAIF_RT_SC3_SW2 0x40005a32
1277 #define CYDEV_ANAIF_RT_SC3_SW3 0x40005a33
1278 #define CYDEV_ANAIF_RT_SC3_SW4 0x40005a34
1279 #define CYDEV_ANAIF_RT_SC3_SW6 0x40005a36
1280 #define CYDEV_ANAIF_RT_SC3_SW7 0x40005a37
1281 #define CYDEV_ANAIF_RT_SC3_SW8 0x40005a38
1282 #define CYDEV_ANAIF_RT_SC3_SW10 0x40005a3a
1283 #define CYDEV_ANAIF_RT_SC3_CLK 0x40005a3b
1284 #define CYDEV_ANAIF_RT_SC3_BST 0x40005a3c
1285 #define CYDEV_ANAIF_RT_DAC0_BASE 0x40005a80
1286 #define CYDEV_ANAIF_RT_DAC0_SIZE 0x00000008
1287 #define CYDEV_ANAIF_RT_DAC0_SW0 0x40005a80
1288 #define CYDEV_ANAIF_RT_DAC0_SW2 0x40005a82
1289 #define CYDEV_ANAIF_RT_DAC0_SW3 0x40005a83
1290 #define CYDEV_ANAIF_RT_DAC0_SW4 0x40005a84
1291 #define CYDEV_ANAIF_RT_DAC0_STROBE 0x40005a87
1292 #define CYDEV_ANAIF_RT_DAC1_BASE 0x40005a88
1293 #define CYDEV_ANAIF_RT_DAC1_SIZE 0x00000008
1294 #define CYDEV_ANAIF_RT_DAC1_SW0 0x40005a88
1295 #define CYDEV_ANAIF_RT_DAC1_SW2 0x40005a8a
1296 #define CYDEV_ANAIF_RT_DAC1_SW3 0x40005a8b
1297 #define CYDEV_ANAIF_RT_DAC1_SW4 0x40005a8c
1298 #define CYDEV_ANAIF_RT_DAC1_STROBE 0x40005a8f
1299 #define CYDEV_ANAIF_RT_DAC2_BASE 0x40005a90
1300 #define CYDEV_ANAIF_RT_DAC2_SIZE 0x00000008
1301 #define CYDEV_ANAIF_RT_DAC2_SW0 0x40005a90
1302 #define CYDEV_ANAIF_RT_DAC2_SW2 0x40005a92
1303 #define CYDEV_ANAIF_RT_DAC2_SW3 0x40005a93
1304 #define CYDEV_ANAIF_RT_DAC2_SW4 0x40005a94
1305 #define CYDEV_ANAIF_RT_DAC2_STROBE 0x40005a97
1306 #define CYDEV_ANAIF_RT_DAC3_BASE 0x40005a98
1307 #define CYDEV_ANAIF_RT_DAC3_SIZE 0x00000008
1308 #define CYDEV_ANAIF_RT_DAC3_SW0 0x40005a98
1309 #define CYDEV_ANAIF_RT_DAC3_SW2 0x40005a9a
1310 #define CYDEV_ANAIF_RT_DAC3_SW3 0x40005a9b
1311 #define CYDEV_ANAIF_RT_DAC3_SW4 0x40005a9c
1312 #define CYDEV_ANAIF_RT_DAC3_STROBE 0x40005a9f
1313 #define CYDEV_ANAIF_RT_CMP0_BASE 0x40005ac0
1314 #define CYDEV_ANAIF_RT_CMP0_SIZE 0x00000008
1315 #define CYDEV_ANAIF_RT_CMP0_SW0 0x40005ac0
1316 #define CYDEV_ANAIF_RT_CMP0_SW2 0x40005ac2
1317 #define CYDEV_ANAIF_RT_CMP0_SW3 0x40005ac3
1318 #define CYDEV_ANAIF_RT_CMP0_SW4 0x40005ac4
1319 #define CYDEV_ANAIF_RT_CMP0_SW6 0x40005ac6
1320 #define CYDEV_ANAIF_RT_CMP0_CLK 0x40005ac7
1321 #define CYDEV_ANAIF_RT_CMP1_BASE 0x40005ac8
1322 #define CYDEV_ANAIF_RT_CMP1_SIZE 0x00000008
1323 #define CYDEV_ANAIF_RT_CMP1_SW0 0x40005ac8
1324 #define CYDEV_ANAIF_RT_CMP1_SW2 0x40005aca
1325 #define CYDEV_ANAIF_RT_CMP1_SW3 0x40005acb
1326 #define CYDEV_ANAIF_RT_CMP1_SW4 0x40005acc
1327 #define CYDEV_ANAIF_RT_CMP1_SW6 0x40005ace
1328 #define CYDEV_ANAIF_RT_CMP1_CLK 0x40005acf
1329 #define CYDEV_ANAIF_RT_CMP2_BASE 0x40005ad0
1330 #define CYDEV_ANAIF_RT_CMP2_SIZE 0x00000008
1331 #define CYDEV_ANAIF_RT_CMP2_SW0 0x40005ad0
1332 #define CYDEV_ANAIF_RT_CMP2_SW2 0x40005ad2
1333 #define CYDEV_ANAIF_RT_CMP2_SW3 0x40005ad3
1334 #define CYDEV_ANAIF_RT_CMP2_SW4 0x40005ad4
1335 #define CYDEV_ANAIF_RT_CMP2_SW6 0x40005ad6
1336 #define CYDEV_ANAIF_RT_CMP2_CLK 0x40005ad7
1337 #define CYDEV_ANAIF_RT_CMP3_BASE 0x40005ad8
1338 #define CYDEV_ANAIF_RT_CMP3_SIZE 0x00000008
1339 #define CYDEV_ANAIF_RT_CMP3_SW0 0x40005ad8
1340 #define CYDEV_ANAIF_RT_CMP3_SW2 0x40005ada
1341 #define CYDEV_ANAIF_RT_CMP3_SW3 0x40005adb
1342 #define CYDEV_ANAIF_RT_CMP3_SW4 0x40005adc
1343 #define CYDEV_ANAIF_RT_CMP3_SW6 0x40005ade
1344 #define CYDEV_ANAIF_RT_CMP3_CLK 0x40005adf
1345 #define CYDEV_ANAIF_RT_DSM0_BASE 0x40005b00
1346 #define CYDEV_ANAIF_RT_DSM0_SIZE 0x00000008
1347 #define CYDEV_ANAIF_RT_DSM0_SW0 0x40005b00
1348 #define CYDEV_ANAIF_RT_DSM0_SW2 0x40005b02
1349 #define CYDEV_ANAIF_RT_DSM0_SW3 0x40005b03
1350 #define CYDEV_ANAIF_RT_DSM0_SW4 0x40005b04
1351 #define CYDEV_ANAIF_RT_DSM0_SW6 0x40005b06
1352 #define CYDEV_ANAIF_RT_DSM0_CLK 0x40005b07
1353 #define CYDEV_ANAIF_RT_SAR0_BASE 0x40005b20
1354 #define CYDEV_ANAIF_RT_SAR0_SIZE 0x00000008
1355 #define CYDEV_ANAIF_RT_SAR0_SW0 0x40005b20
1356 #define CYDEV_ANAIF_RT_SAR0_SW2 0x40005b22
1357 #define CYDEV_ANAIF_RT_SAR0_SW3 0x40005b23
1358 #define CYDEV_ANAIF_RT_SAR0_SW4 0x40005b24
1359 #define CYDEV_ANAIF_RT_SAR0_SW6 0x40005b26
1360 #define CYDEV_ANAIF_RT_SAR0_CLK 0x40005b27
1361 #define CYDEV_ANAIF_RT_SAR1_BASE 0x40005b28
1362 #define CYDEV_ANAIF_RT_SAR1_SIZE 0x00000008
1363 #define CYDEV_ANAIF_RT_SAR1_SW0 0x40005b28
1364 #define CYDEV_ANAIF_RT_SAR1_SW2 0x40005b2a
1365 #define CYDEV_ANAIF_RT_SAR1_SW3 0x40005b2b
1366 #define CYDEV_ANAIF_RT_SAR1_SW4 0x40005b2c
1367 #define CYDEV_ANAIF_RT_SAR1_SW6 0x40005b2e
1368 #define CYDEV_ANAIF_RT_SAR1_CLK 0x40005b2f
1369 #define CYDEV_ANAIF_RT_OPAMP0_BASE 0x40005b40
1370 #define CYDEV_ANAIF_RT_OPAMP0_SIZE 0x00000002
1371 #define CYDEV_ANAIF_RT_OPAMP0_MX 0x40005b40
1372 #define CYDEV_ANAIF_RT_OPAMP0_SW 0x40005b41
1373 #define CYDEV_ANAIF_RT_OPAMP1_BASE 0x40005b42
1374 #define CYDEV_ANAIF_RT_OPAMP1_SIZE 0x00000002
1375 #define CYDEV_ANAIF_RT_OPAMP1_MX 0x40005b42
1376 #define CYDEV_ANAIF_RT_OPAMP1_SW 0x40005b43
1377 #define CYDEV_ANAIF_RT_OPAMP2_BASE 0x40005b44
1378 #define CYDEV_ANAIF_RT_OPAMP2_SIZE 0x00000002
1379 #define CYDEV_ANAIF_RT_OPAMP2_MX 0x40005b44
1380 #define CYDEV_ANAIF_RT_OPAMP2_SW 0x40005b45
1381 #define CYDEV_ANAIF_RT_OPAMP3_BASE 0x40005b46
1382 #define CYDEV_ANAIF_RT_OPAMP3_SIZE 0x00000002
1383 #define CYDEV_ANAIF_RT_OPAMP3_MX 0x40005b46
1384 #define CYDEV_ANAIF_RT_OPAMP3_SW 0x40005b47
1385 #define CYDEV_ANAIF_RT_LCDDAC_BASE 0x40005b50
1386 #define CYDEV_ANAIF_RT_LCDDAC_SIZE 0x00000005
1387 #define CYDEV_ANAIF_RT_LCDDAC_SW0 0x40005b50
1388 #define CYDEV_ANAIF_RT_LCDDAC_SW1 0x40005b51
1389 #define CYDEV_ANAIF_RT_LCDDAC_SW2 0x40005b52
1390 #define CYDEV_ANAIF_RT_LCDDAC_SW3 0x40005b53
1391 #define CYDEV_ANAIF_RT_LCDDAC_SW4 0x40005b54
1392 #define CYDEV_ANAIF_RT_SC_BASE 0x40005b56
1393 #define CYDEV_ANAIF_RT_SC_SIZE 0x00000001
1394 #define CYDEV_ANAIF_RT_SC_MISC 0x40005b56
1395 #define CYDEV_ANAIF_RT_BUS_BASE 0x40005b58
1396 #define CYDEV_ANAIF_RT_BUS_SIZE 0x00000004
1397 #define CYDEV_ANAIF_RT_BUS_SW0 0x40005b58
1398 #define CYDEV_ANAIF_RT_BUS_SW2 0x40005b5a
1399 #define CYDEV_ANAIF_RT_BUS_SW3 0x40005b5b
1400 #define CYDEV_ANAIF_RT_DFT_BASE 0x40005b5c
1401 #define CYDEV_ANAIF_RT_DFT_SIZE 0x00000006
1402 #define CYDEV_ANAIF_RT_DFT_CR0 0x40005b5c
1403 #define CYDEV_ANAIF_RT_DFT_CR1 0x40005b5d
1404 #define CYDEV_ANAIF_RT_DFT_CR2 0x40005b5e
1405 #define CYDEV_ANAIF_RT_DFT_CR3 0x40005b5f
1406 #define CYDEV_ANAIF_RT_DFT_CR4 0x40005b60
1407 #define CYDEV_ANAIF_RT_DFT_CR5 0x40005b61
1408 #define CYDEV_ANAIF_WRK_BASE 0x40005b80
1409 #define CYDEV_ANAIF_WRK_SIZE 0x00000029
1410 #define CYDEV_ANAIF_WRK_DAC0_BASE 0x40005b80
1411 #define CYDEV_ANAIF_WRK_DAC0_SIZE 0x00000001
1412 #define CYDEV_ANAIF_WRK_DAC0_D 0x40005b80
1413 #define CYDEV_ANAIF_WRK_DAC1_BASE 0x40005b81
1414 #define CYDEV_ANAIF_WRK_DAC1_SIZE 0x00000001
1415 #define CYDEV_ANAIF_WRK_DAC1_D 0x40005b81
1416 #define CYDEV_ANAIF_WRK_DAC2_BASE 0x40005b82
1417 #define CYDEV_ANAIF_WRK_DAC2_SIZE 0x00000001
1418 #define CYDEV_ANAIF_WRK_DAC2_D 0x40005b82
1419 #define CYDEV_ANAIF_WRK_DAC3_BASE 0x40005b83
1420 #define CYDEV_ANAIF_WRK_DAC3_SIZE 0x00000001
1421 #define CYDEV_ANAIF_WRK_DAC3_D 0x40005b83
1422 #define CYDEV_ANAIF_WRK_DSM0_BASE 0x40005b88
1423 #define CYDEV_ANAIF_WRK_DSM0_SIZE 0x00000002
1424 #define CYDEV_ANAIF_WRK_DSM0_OUT0 0x40005b88
1425 #define CYDEV_ANAIF_WRK_DSM0_OUT1 0x40005b89
1426 #define CYDEV_ANAIF_WRK_LUT_BASE 0x40005b90
1427 #define CYDEV_ANAIF_WRK_LUT_SIZE 0x00000005
1428 #define CYDEV_ANAIF_WRK_LUT_SR 0x40005b90
1429 #define CYDEV_ANAIF_WRK_LUT_WRK1 0x40005b91
1430 #define CYDEV_ANAIF_WRK_LUT_MSK 0x40005b92
1431 #define CYDEV_ANAIF_WRK_LUT_CLK 0x40005b93
1432 #define CYDEV_ANAIF_WRK_LUT_CPTR 0x40005b94
1433 #define CYDEV_ANAIF_WRK_CMP_BASE 0x40005b96
1434 #define CYDEV_ANAIF_WRK_CMP_SIZE 0x00000002
1435 #define CYDEV_ANAIF_WRK_CMP_WRK 0x40005b96
1436 #define CYDEV_ANAIF_WRK_CMP_TST 0x40005b97
1437 #define CYDEV_ANAIF_WRK_SC_BASE 0x40005b98
1438 #define CYDEV_ANAIF_WRK_SC_SIZE 0x00000005
1439 #define CYDEV_ANAIF_WRK_SC_SR 0x40005b98
1440 #define CYDEV_ANAIF_WRK_SC_WRK1 0x40005b99
1441 #define CYDEV_ANAIF_WRK_SC_MSK 0x40005b9a
1442 #define CYDEV_ANAIF_WRK_SC_CMPINV 0x40005b9b
1443 #define CYDEV_ANAIF_WRK_SC_CPTR 0x40005b9c
1444 #define CYDEV_ANAIF_WRK_SAR0_BASE 0x40005ba0
1445 #define CYDEV_ANAIF_WRK_SAR0_SIZE 0x00000002
1446 #define CYDEV_ANAIF_WRK_SAR0_WRK0 0x40005ba0
1447 #define CYDEV_ANAIF_WRK_SAR0_WRK1 0x40005ba1
1448 #define CYDEV_ANAIF_WRK_SAR1_BASE 0x40005ba2
1449 #define CYDEV_ANAIF_WRK_SAR1_SIZE 0x00000002
1450 #define CYDEV_ANAIF_WRK_SAR1_WRK0 0x40005ba2
1451 #define CYDEV_ANAIF_WRK_SAR1_WRK1 0x40005ba3
1452 #define CYDEV_ANAIF_WRK_SARS_BASE 0x40005ba8
1453 #define CYDEV_ANAIF_WRK_SARS_SIZE 0x00000001
1454 #define CYDEV_ANAIF_WRK_SARS_SOF 0x40005ba8
1455 #define CYDEV_USB_BASE 0x40006000
1456 #define CYDEV_USB_SIZE 0x00000300
1457 #define CYDEV_USB_EP0_DR0 0x40006000
1458 #define CYDEV_USB_EP0_DR1 0x40006001
1459 #define CYDEV_USB_EP0_DR2 0x40006002
1460 #define CYDEV_USB_EP0_DR3 0x40006003
1461 #define CYDEV_USB_EP0_DR4 0x40006004
1462 #define CYDEV_USB_EP0_DR5 0x40006005
1463 #define CYDEV_USB_EP0_DR6 0x40006006
1464 #define CYDEV_USB_EP0_DR7 0x40006007
1465 #define CYDEV_USB_CR0 0x40006008
1466 #define CYDEV_USB_CR1 0x40006009
1467 #define CYDEV_USB_SIE_EP_INT_EN 0x4000600a
1468 #define CYDEV_USB_SIE_EP_INT_SR 0x4000600b
1469 #define CYDEV_USB_SIE_EP1_BASE 0x4000600c
1470 #define CYDEV_USB_SIE_EP1_SIZE 0x00000003
1471 #define CYDEV_USB_SIE_EP1_CNT0 0x4000600c
1472 #define CYDEV_USB_SIE_EP1_CNT1 0x4000600d
1473 #define CYDEV_USB_SIE_EP1_CR0 0x4000600e
1474 #define CYDEV_USB_USBIO_CR0 0x40006010
1475 #define CYDEV_USB_USBIO_CR1 0x40006012
1476 #define CYDEV_USB_DYN_RECONFIG 0x40006014
1477 #define CYDEV_USB_SOF0 0x40006018
1478 #define CYDEV_USB_SOF1 0x40006019
1479 #define CYDEV_USB_SIE_EP2_BASE 0x4000601c
1480 #define CYDEV_USB_SIE_EP2_SIZE 0x00000003
1481 #define CYDEV_USB_SIE_EP2_CNT0 0x4000601c
1482 #define CYDEV_USB_SIE_EP2_CNT1 0x4000601d
1483 #define CYDEV_USB_SIE_EP2_CR0 0x4000601e
1484 #define CYDEV_USB_EP0_CR 0x40006028
1485 #define CYDEV_USB_EP0_CNT 0x40006029
1486 #define CYDEV_USB_SIE_EP3_BASE 0x4000602c
1487 #define CYDEV_USB_SIE_EP3_SIZE 0x00000003
1488 #define CYDEV_USB_SIE_EP3_CNT0 0x4000602c
1489 #define CYDEV_USB_SIE_EP3_CNT1 0x4000602d
1490 #define CYDEV_USB_SIE_EP3_CR0 0x4000602e
1491 #define CYDEV_USB_SIE_EP4_BASE 0x4000603c
1492 #define CYDEV_USB_SIE_EP4_SIZE 0x00000003
1493 #define CYDEV_USB_SIE_EP4_CNT0 0x4000603c
1494 #define CYDEV_USB_SIE_EP4_CNT1 0x4000603d
1495 #define CYDEV_USB_SIE_EP4_CR0 0x4000603e
1496 #define CYDEV_USB_SIE_EP5_BASE 0x4000604c
1497 #define CYDEV_USB_SIE_EP5_SIZE 0x00000003
1498 #define CYDEV_USB_SIE_EP5_CNT0 0x4000604c
1499 #define CYDEV_USB_SIE_EP5_CNT1 0x4000604d
1500 #define CYDEV_USB_SIE_EP5_CR0 0x4000604e
1501 #define CYDEV_USB_SIE_EP6_BASE 0x4000605c
1502 #define CYDEV_USB_SIE_EP6_SIZE 0x00000003
1503 #define CYDEV_USB_SIE_EP6_CNT0 0x4000605c
1504 #define CYDEV_USB_SIE_EP6_CNT1 0x4000605d
1505 #define CYDEV_USB_SIE_EP6_CR0 0x4000605e
1506 #define CYDEV_USB_SIE_EP7_BASE 0x4000606c
1507 #define CYDEV_USB_SIE_EP7_SIZE 0x00000003
1508 #define CYDEV_USB_SIE_EP7_CNT0 0x4000606c
1509 #define CYDEV_USB_SIE_EP7_CNT1 0x4000606d
1510 #define CYDEV_USB_SIE_EP7_CR0 0x4000606e
1511 #define CYDEV_USB_SIE_EP8_BASE 0x4000607c
1512 #define CYDEV_USB_SIE_EP8_SIZE 0x00000003
1513 #define CYDEV_USB_SIE_EP8_CNT0 0x4000607c
1514 #define CYDEV_USB_SIE_EP8_CNT1 0x4000607d
1515 #define CYDEV_USB_SIE_EP8_CR0 0x4000607e
1516 #define CYDEV_USB_ARB_EP1_BASE 0x40006080
1517 #define CYDEV_USB_ARB_EP1_SIZE 0x00000003
1518 #define CYDEV_USB_ARB_EP1_CFG 0x40006080
1519 #define CYDEV_USB_ARB_EP1_INT_EN 0x40006081
1520 #define CYDEV_USB_ARB_EP1_SR 0x40006082
1521 #define CYDEV_USB_ARB_RW1_BASE 0x40006084
1522 #define CYDEV_USB_ARB_RW1_SIZE 0x00000005
1523 #define CYDEV_USB_ARB_RW1_WA 0x40006084
1524 #define CYDEV_USB_ARB_RW1_WA_MSB 0x40006085
1525 #define CYDEV_USB_ARB_RW1_RA 0x40006086
1526 #define CYDEV_USB_ARB_RW1_RA_MSB 0x40006087
1527 #define CYDEV_USB_ARB_RW1_DR 0x40006088
1528 #define CYDEV_USB_BUF_SIZE 0x4000608c
1529 #define CYDEV_USB_EP_ACTIVE 0x4000608e
1530 #define CYDEV_USB_EP_TYPE 0x4000608f
1531 #define CYDEV_USB_ARB_EP2_BASE 0x40006090
1532 #define CYDEV_USB_ARB_EP2_SIZE 0x00000003
1533 #define CYDEV_USB_ARB_EP2_CFG 0x40006090
1534 #define CYDEV_USB_ARB_EP2_INT_EN 0x40006091
1535 #define CYDEV_USB_ARB_EP2_SR 0x40006092
1536 #define CYDEV_USB_ARB_RW2_BASE 0x40006094
1537 #define CYDEV_USB_ARB_RW2_SIZE 0x00000005
1538 #define CYDEV_USB_ARB_RW2_WA 0x40006094
1539 #define CYDEV_USB_ARB_RW2_WA_MSB 0x40006095
1540 #define CYDEV_USB_ARB_RW2_RA 0x40006096
1541 #define CYDEV_USB_ARB_RW2_RA_MSB 0x40006097
1542 #define CYDEV_USB_ARB_RW2_DR 0x40006098
1543 #define CYDEV_USB_ARB_CFG 0x4000609c
1544 #define CYDEV_USB_USB_CLK_EN 0x4000609d
1545 #define CYDEV_USB_ARB_INT_EN 0x4000609e
1546 #define CYDEV_USB_ARB_INT_SR 0x4000609f
1547 #define CYDEV_USB_ARB_EP3_BASE 0x400060a0
1548 #define CYDEV_USB_ARB_EP3_SIZE 0x00000003
1549 #define CYDEV_USB_ARB_EP3_CFG 0x400060a0
1550 #define CYDEV_USB_ARB_EP3_INT_EN 0x400060a1
1551 #define CYDEV_USB_ARB_EP3_SR 0x400060a2
1552 #define CYDEV_USB_ARB_RW3_BASE 0x400060a4
1553 #define CYDEV_USB_ARB_RW3_SIZE 0x00000005
1554 #define CYDEV_USB_ARB_RW3_WA 0x400060a4
1555 #define CYDEV_USB_ARB_RW3_WA_MSB 0x400060a5
1556 #define CYDEV_USB_ARB_RW3_RA 0x400060a6
1557 #define CYDEV_USB_ARB_RW3_RA_MSB 0x400060a7
1558 #define CYDEV_USB_ARB_RW3_DR 0x400060a8
1559 #define CYDEV_USB_CWA 0x400060ac
1560 #define CYDEV_USB_CWA_MSB 0x400060ad
1561 #define CYDEV_USB_ARB_EP4_BASE 0x400060b0
1562 #define CYDEV_USB_ARB_EP4_SIZE 0x00000003
1563 #define CYDEV_USB_ARB_EP4_CFG 0x400060b0
1564 #define CYDEV_USB_ARB_EP4_INT_EN 0x400060b1
1565 #define CYDEV_USB_ARB_EP4_SR 0x400060b2
1566 #define CYDEV_USB_ARB_RW4_BASE 0x400060b4
1567 #define CYDEV_USB_ARB_RW4_SIZE 0x00000005
1568 #define CYDEV_USB_ARB_RW4_WA 0x400060b4
1569 #define CYDEV_USB_ARB_RW4_WA_MSB 0x400060b5
1570 #define CYDEV_USB_ARB_RW4_RA 0x400060b6
1571 #define CYDEV_USB_ARB_RW4_RA_MSB 0x400060b7
1572 #define CYDEV_USB_ARB_RW4_DR 0x400060b8
1573 #define CYDEV_USB_DMA_THRES 0x400060bc
1574 #define CYDEV_USB_DMA_THRES_MSB 0x400060bd
1575 #define CYDEV_USB_ARB_EP5_BASE 0x400060c0
1576 #define CYDEV_USB_ARB_EP5_SIZE 0x00000003
1577 #define CYDEV_USB_ARB_EP5_CFG 0x400060c0
1578 #define CYDEV_USB_ARB_EP5_INT_EN 0x400060c1
1579 #define CYDEV_USB_ARB_EP5_SR 0x400060c2
1580 #define CYDEV_USB_ARB_RW5_BASE 0x400060c4
1581 #define CYDEV_USB_ARB_RW5_SIZE 0x00000005
1582 #define CYDEV_USB_ARB_RW5_WA 0x400060c4
1583 #define CYDEV_USB_ARB_RW5_WA_MSB 0x400060c5
1584 #define CYDEV_USB_ARB_RW5_RA 0x400060c6
1585 #define CYDEV_USB_ARB_RW5_RA_MSB 0x400060c7
1586 #define CYDEV_USB_ARB_RW5_DR 0x400060c8
1587 #define CYDEV_USB_BUS_RST_CNT 0x400060cc
1588 #define CYDEV_USB_ARB_EP6_BASE 0x400060d0
1589 #define CYDEV_USB_ARB_EP6_SIZE 0x00000003
1590 #define CYDEV_USB_ARB_EP6_CFG 0x400060d0
1591 #define CYDEV_USB_ARB_EP6_INT_EN 0x400060d1
1592 #define CYDEV_USB_ARB_EP6_SR 0x400060d2
1593 #define CYDEV_USB_ARB_RW6_BASE 0x400060d4
1594 #define CYDEV_USB_ARB_RW6_SIZE 0x00000005
1595 #define CYDEV_USB_ARB_RW6_WA 0x400060d4
1596 #define CYDEV_USB_ARB_RW6_WA_MSB 0x400060d5
1597 #define CYDEV_USB_ARB_RW6_RA 0x400060d6
1598 #define CYDEV_USB_ARB_RW6_RA_MSB 0x400060d7
1599 #define CYDEV_USB_ARB_RW6_DR 0x400060d8
1600 #define CYDEV_USB_ARB_EP7_BASE 0x400060e0
1601 #define CYDEV_USB_ARB_EP7_SIZE 0x00000003
1602 #define CYDEV_USB_ARB_EP7_CFG 0x400060e0
1603 #define CYDEV_USB_ARB_EP7_INT_EN 0x400060e1
1604 #define CYDEV_USB_ARB_EP7_SR 0x400060e2
1605 #define CYDEV_USB_ARB_RW7_BASE 0x400060e4
1606 #define CYDEV_USB_ARB_RW7_SIZE 0x00000005
1607 #define CYDEV_USB_ARB_RW7_WA 0x400060e4
1608 #define CYDEV_USB_ARB_RW7_WA_MSB 0x400060e5
1609 #define CYDEV_USB_ARB_RW7_RA 0x400060e6
1610 #define CYDEV_USB_ARB_RW7_RA_MSB 0x400060e7
1611 #define CYDEV_USB_ARB_RW7_DR 0x400060e8
1612 #define CYDEV_USB_ARB_EP8_BASE 0x400060f0
1613 #define CYDEV_USB_ARB_EP8_SIZE 0x00000003
1614 #define CYDEV_USB_ARB_EP8_CFG 0x400060f0
1615 #define CYDEV_USB_ARB_EP8_INT_EN 0x400060f1
1616 #define CYDEV_USB_ARB_EP8_SR 0x400060f2
1617 #define CYDEV_USB_ARB_RW8_BASE 0x400060f4
1618 #define CYDEV_USB_ARB_RW8_SIZE 0x00000005
1619 #define CYDEV_USB_ARB_RW8_WA 0x400060f4
1620 #define CYDEV_USB_ARB_RW8_WA_MSB 0x400060f5
1621 #define CYDEV_USB_ARB_RW8_RA 0x400060f6
1622 #define CYDEV_USB_ARB_RW8_RA_MSB 0x400060f7
1623 #define CYDEV_USB_ARB_RW8_DR 0x400060f8
1624 #define CYDEV_USB_MEM_BASE 0x40006100
1625 #define CYDEV_USB_MEM_SIZE 0x00000200
1626 #define CYDEV_USB_MEM_DATA_MBASE 0x40006100
1627 #define CYDEV_USB_MEM_DATA_MSIZE 0x00000200
1628 #define CYDEV_UWRK_BASE 0x40006400
1629 #define CYDEV_UWRK_SIZE 0x00000b60
1630 #define CYDEV_UWRK_UWRK8_BASE 0x40006400
1631 #define CYDEV_UWRK_UWRK8_SIZE 0x000003b0
1632 #define CYDEV_UWRK_UWRK8_B0_BASE 0x40006400
1633 #define CYDEV_UWRK_UWRK8_B0_SIZE 0x000000b0
1634 #define CYDEV_UWRK_UWRK8_B0_UDB00_A0 0x40006400
1635 #define CYDEV_UWRK_UWRK8_B0_UDB01_A0 0x40006401
1636 #define CYDEV_UWRK_UWRK8_B0_UDB02_A0 0x40006402
1637 #define CYDEV_UWRK_UWRK8_B0_UDB03_A0 0x40006403
1638 #define CYDEV_UWRK_UWRK8_B0_UDB04_A0 0x40006404
1639 #define CYDEV_UWRK_UWRK8_B0_UDB05_A0 0x40006405
1640 #define CYDEV_UWRK_UWRK8_B0_UDB06_A0 0x40006406
1641 #define CYDEV_UWRK_UWRK8_B0_UDB07_A0 0x40006407
1642 #define CYDEV_UWRK_UWRK8_B0_UDB08_A0 0x40006408
1643 #define CYDEV_UWRK_UWRK8_B0_UDB09_A0 0x40006409
1644 #define CYDEV_UWRK_UWRK8_B0_UDB10_A0 0x4000640a
1645 #define CYDEV_UWRK_UWRK8_B0_UDB11_A0 0x4000640b
1646 #define CYDEV_UWRK_UWRK8_B0_UDB12_A0 0x4000640c
1647 #define CYDEV_UWRK_UWRK8_B0_UDB13_A0 0x4000640d
1648 #define CYDEV_UWRK_UWRK8_B0_UDB14_A0 0x4000640e
1649 #define CYDEV_UWRK_UWRK8_B0_UDB15_A0 0x4000640f
1650 #define CYDEV_UWRK_UWRK8_B0_UDB00_A1 0x40006410
1651 #define CYDEV_UWRK_UWRK8_B0_UDB01_A1 0x40006411
1652 #define CYDEV_UWRK_UWRK8_B0_UDB02_A1 0x40006412
1653 #define CYDEV_UWRK_UWRK8_B0_UDB03_A1 0x40006413
1654 #define CYDEV_UWRK_UWRK8_B0_UDB04_A1 0x40006414
1655 #define CYDEV_UWRK_UWRK8_B0_UDB05_A1 0x40006415
1656 #define CYDEV_UWRK_UWRK8_B0_UDB06_A1 0x40006416
1657 #define CYDEV_UWRK_UWRK8_B0_UDB07_A1 0x40006417
1658 #define CYDEV_UWRK_UWRK8_B0_UDB08_A1 0x40006418
1659 #define CYDEV_UWRK_UWRK8_B0_UDB09_A1 0x40006419
1660 #define CYDEV_UWRK_UWRK8_B0_UDB10_A1 0x4000641a
1661 #define CYDEV_UWRK_UWRK8_B0_UDB11_A1 0x4000641b
1662 #define CYDEV_UWRK_UWRK8_B0_UDB12_A1 0x4000641c
1663 #define CYDEV_UWRK_UWRK8_B0_UDB13_A1 0x4000641d
1664 #define CYDEV_UWRK_UWRK8_B0_UDB14_A1 0x4000641e
1665 #define CYDEV_UWRK_UWRK8_B0_UDB15_A1 0x4000641f
1666 #define CYDEV_UWRK_UWRK8_B0_UDB00_D0 0x40006420
1667 #define CYDEV_UWRK_UWRK8_B0_UDB01_D0 0x40006421
1668 #define CYDEV_UWRK_UWRK8_B0_UDB02_D0 0x40006422
1669 #define CYDEV_UWRK_UWRK8_B0_UDB03_D0 0x40006423
1670 #define CYDEV_UWRK_UWRK8_B0_UDB04_D0 0x40006424
1671 #define CYDEV_UWRK_UWRK8_B0_UDB05_D0 0x40006425
1672 #define CYDEV_UWRK_UWRK8_B0_UDB06_D0 0x40006426
1673 #define CYDEV_UWRK_UWRK8_B0_UDB07_D0 0x40006427
1674 #define CYDEV_UWRK_UWRK8_B0_UDB08_D0 0x40006428
1675 #define CYDEV_UWRK_UWRK8_B0_UDB09_D0 0x40006429
1676 #define CYDEV_UWRK_UWRK8_B0_UDB10_D0 0x4000642a
1677 #define CYDEV_UWRK_UWRK8_B0_UDB11_D0 0x4000642b
1678 #define CYDEV_UWRK_UWRK8_B0_UDB12_D0 0x4000642c
1679 #define CYDEV_UWRK_UWRK8_B0_UDB13_D0 0x4000642d
1680 #define CYDEV_UWRK_UWRK8_B0_UDB14_D0 0x4000642e
1681 #define CYDEV_UWRK_UWRK8_B0_UDB15_D0 0x4000642f
1682 #define CYDEV_UWRK_UWRK8_B0_UDB00_D1 0x40006430
1683 #define CYDEV_UWRK_UWRK8_B0_UDB01_D1 0x40006431
1684 #define CYDEV_UWRK_UWRK8_B0_UDB02_D1 0x40006432
1685 #define CYDEV_UWRK_UWRK8_B0_UDB03_D1 0x40006433
1686 #define CYDEV_UWRK_UWRK8_B0_UDB04_D1 0x40006434
1687 #define CYDEV_UWRK_UWRK8_B0_UDB05_D1 0x40006435
1688 #define CYDEV_UWRK_UWRK8_B0_UDB06_D1 0x40006436
1689 #define CYDEV_UWRK_UWRK8_B0_UDB07_D1 0x40006437
1690 #define CYDEV_UWRK_UWRK8_B0_UDB08_D1 0x40006438
1691 #define CYDEV_UWRK_UWRK8_B0_UDB09_D1 0x40006439
1692 #define CYDEV_UWRK_UWRK8_B0_UDB10_D1 0x4000643a
1693 #define CYDEV_UWRK_UWRK8_B0_UDB11_D1 0x4000643b
1694 #define CYDEV_UWRK_UWRK8_B0_UDB12_D1 0x4000643c
1695 #define CYDEV_UWRK_UWRK8_B0_UDB13_D1 0x4000643d
1696 #define CYDEV_UWRK_UWRK8_B0_UDB14_D1 0x4000643e
1697 #define CYDEV_UWRK_UWRK8_B0_UDB15_D1 0x4000643f
1698 #define CYDEV_UWRK_UWRK8_B0_UDB00_F0 0x40006440
1699 #define CYDEV_UWRK_UWRK8_B0_UDB01_F0 0x40006441
1700 #define CYDEV_UWRK_UWRK8_B0_UDB02_F0 0x40006442
1701 #define CYDEV_UWRK_UWRK8_B0_UDB03_F0 0x40006443
1702 #define CYDEV_UWRK_UWRK8_B0_UDB04_F0 0x40006444
1703 #define CYDEV_UWRK_UWRK8_B0_UDB05_F0 0x40006445
1704 #define CYDEV_UWRK_UWRK8_B0_UDB06_F0 0x40006446
1705 #define CYDEV_UWRK_UWRK8_B0_UDB07_F0 0x40006447
1706 #define CYDEV_UWRK_UWRK8_B0_UDB08_F0 0x40006448
1707 #define CYDEV_UWRK_UWRK8_B0_UDB09_F0 0x40006449
1708 #define CYDEV_UWRK_UWRK8_B0_UDB10_F0 0x4000644a
1709 #define CYDEV_UWRK_UWRK8_B0_UDB11_F0 0x4000644b
1710 #define CYDEV_UWRK_UWRK8_B0_UDB12_F0 0x4000644c
1711 #define CYDEV_UWRK_UWRK8_B0_UDB13_F0 0x4000644d
1712 #define CYDEV_UWRK_UWRK8_B0_UDB14_F0 0x4000644e
1713 #define CYDEV_UWRK_UWRK8_B0_UDB15_F0 0x4000644f
1714 #define CYDEV_UWRK_UWRK8_B0_UDB00_F1 0x40006450
1715 #define CYDEV_UWRK_UWRK8_B0_UDB01_F1 0x40006451
1716 #define CYDEV_UWRK_UWRK8_B0_UDB02_F1 0x40006452
1717 #define CYDEV_UWRK_UWRK8_B0_UDB03_F1 0x40006453
1718 #define CYDEV_UWRK_UWRK8_B0_UDB04_F1 0x40006454
1719 #define CYDEV_UWRK_UWRK8_B0_UDB05_F1 0x40006455
1720 #define CYDEV_UWRK_UWRK8_B0_UDB06_F1 0x40006456
1721 #define CYDEV_UWRK_UWRK8_B0_UDB07_F1 0x40006457
1722 #define CYDEV_UWRK_UWRK8_B0_UDB08_F1 0x40006458
1723 #define CYDEV_UWRK_UWRK8_B0_UDB09_F1 0x40006459
1724 #define CYDEV_UWRK_UWRK8_B0_UDB10_F1 0x4000645a
1725 #define CYDEV_UWRK_UWRK8_B0_UDB11_F1 0x4000645b
1726 #define CYDEV_UWRK_UWRK8_B0_UDB12_F1 0x4000645c
1727 #define CYDEV_UWRK_UWRK8_B0_UDB13_F1 0x4000645d
1728 #define CYDEV_UWRK_UWRK8_B0_UDB14_F1 0x4000645e
1729 #define CYDEV_UWRK_UWRK8_B0_UDB15_F1 0x4000645f
1730 #define CYDEV_UWRK_UWRK8_B0_UDB00_ST 0x40006460
1731 #define CYDEV_UWRK_UWRK8_B0_UDB01_ST 0x40006461
1732 #define CYDEV_UWRK_UWRK8_B0_UDB02_ST 0x40006462
1733 #define CYDEV_UWRK_UWRK8_B0_UDB03_ST 0x40006463
1734 #define CYDEV_UWRK_UWRK8_B0_UDB04_ST 0x40006464
1735 #define CYDEV_UWRK_UWRK8_B0_UDB05_ST 0x40006465
1736 #define CYDEV_UWRK_UWRK8_B0_UDB06_ST 0x40006466
1737 #define CYDEV_UWRK_UWRK8_B0_UDB07_ST 0x40006467
1738 #define CYDEV_UWRK_UWRK8_B0_UDB08_ST 0x40006468
1739 #define CYDEV_UWRK_UWRK8_B0_UDB09_ST 0x40006469
1740 #define CYDEV_UWRK_UWRK8_B0_UDB10_ST 0x4000646a
1741 #define CYDEV_UWRK_UWRK8_B0_UDB11_ST 0x4000646b
1742 #define CYDEV_UWRK_UWRK8_B0_UDB12_ST 0x4000646c
1743 #define CYDEV_UWRK_UWRK8_B0_UDB13_ST 0x4000646d
1744 #define CYDEV_UWRK_UWRK8_B0_UDB14_ST 0x4000646e
1745 #define CYDEV_UWRK_UWRK8_B0_UDB15_ST 0x4000646f
1746 #define CYDEV_UWRK_UWRK8_B0_UDB00_CTL 0x40006470
1747 #define CYDEV_UWRK_UWRK8_B0_UDB01_CTL 0x40006471
1748 #define CYDEV_UWRK_UWRK8_B0_UDB02_CTL 0x40006472
1749 #define CYDEV_UWRK_UWRK8_B0_UDB03_CTL 0x40006473
1750 #define CYDEV_UWRK_UWRK8_B0_UDB04_CTL 0x40006474
1751 #define CYDEV_UWRK_UWRK8_B0_UDB05_CTL 0x40006475
1752 #define CYDEV_UWRK_UWRK8_B0_UDB06_CTL 0x40006476
1753 #define CYDEV_UWRK_UWRK8_B0_UDB07_CTL 0x40006477
1754 #define CYDEV_UWRK_UWRK8_B0_UDB08_CTL 0x40006478
1755 #define CYDEV_UWRK_UWRK8_B0_UDB09_CTL 0x40006479
1756 #define CYDEV_UWRK_UWRK8_B0_UDB10_CTL 0x4000647a
1757 #define CYDEV_UWRK_UWRK8_B0_UDB11_CTL 0x4000647b
1758 #define CYDEV_UWRK_UWRK8_B0_UDB12_CTL 0x4000647c
1759 #define CYDEV_UWRK_UWRK8_B0_UDB13_CTL 0x4000647d
1760 #define CYDEV_UWRK_UWRK8_B0_UDB14_CTL 0x4000647e
1761 #define CYDEV_UWRK_UWRK8_B0_UDB15_CTL 0x4000647f
1762 #define CYDEV_UWRK_UWRK8_B0_UDB00_MSK 0x40006480
1763 #define CYDEV_UWRK_UWRK8_B0_UDB01_MSK 0x40006481
1764 #define CYDEV_UWRK_UWRK8_B0_UDB02_MSK 0x40006482
1765 #define CYDEV_UWRK_UWRK8_B0_UDB03_MSK 0x40006483
1766 #define CYDEV_UWRK_UWRK8_B0_UDB04_MSK 0x40006484
1767 #define CYDEV_UWRK_UWRK8_B0_UDB05_MSK 0x40006485
1768 #define CYDEV_UWRK_UWRK8_B0_UDB06_MSK 0x40006486
1769 #define CYDEV_UWRK_UWRK8_B0_UDB07_MSK 0x40006487
1770 #define CYDEV_UWRK_UWRK8_B0_UDB08_MSK 0x40006488
1771 #define CYDEV_UWRK_UWRK8_B0_UDB09_MSK 0x40006489
1772 #define CYDEV_UWRK_UWRK8_B0_UDB10_MSK 0x4000648a
1773 #define CYDEV_UWRK_UWRK8_B0_UDB11_MSK 0x4000648b
1774 #define CYDEV_UWRK_UWRK8_B0_UDB12_MSK 0x4000648c
1775 #define CYDEV_UWRK_UWRK8_B0_UDB13_MSK 0x4000648d
1776 #define CYDEV_UWRK_UWRK8_B0_UDB14_MSK 0x4000648e
1777 #define CYDEV_UWRK_UWRK8_B0_UDB15_MSK 0x4000648f
1778 #define CYDEV_UWRK_UWRK8_B0_UDB00_ACTL 0x40006490
1779 #define CYDEV_UWRK_UWRK8_B0_UDB01_ACTL 0x40006491
1780 #define CYDEV_UWRK_UWRK8_B0_UDB02_ACTL 0x40006492
1781 #define CYDEV_UWRK_UWRK8_B0_UDB03_ACTL 0x40006493
1782 #define CYDEV_UWRK_UWRK8_B0_UDB04_ACTL 0x40006494
1783 #define CYDEV_UWRK_UWRK8_B0_UDB05_ACTL 0x40006495
1784 #define CYDEV_UWRK_UWRK8_B0_UDB06_ACTL 0x40006496
1785 #define CYDEV_UWRK_UWRK8_B0_UDB07_ACTL 0x40006497
1786 #define CYDEV_UWRK_UWRK8_B0_UDB08_ACTL 0x40006498
1787 #define CYDEV_UWRK_UWRK8_B0_UDB09_ACTL 0x40006499
1788 #define CYDEV_UWRK_UWRK8_B0_UDB10_ACTL 0x4000649a
1789 #define CYDEV_UWRK_UWRK8_B0_UDB11_ACTL 0x4000649b
1790 #define CYDEV_UWRK_UWRK8_B0_UDB12_ACTL 0x4000649c
1791 #define CYDEV_UWRK_UWRK8_B0_UDB13_ACTL 0x4000649d
1792 #define CYDEV_UWRK_UWRK8_B0_UDB14_ACTL 0x4000649e
1793 #define CYDEV_UWRK_UWRK8_B0_UDB15_ACTL 0x4000649f
1794 #define CYDEV_UWRK_UWRK8_B0_UDB00_MC 0x400064a0
1795 #define CYDEV_UWRK_UWRK8_B0_UDB01_MC 0x400064a1
1796 #define CYDEV_UWRK_UWRK8_B0_UDB02_MC 0x400064a2
1797 #define CYDEV_UWRK_UWRK8_B0_UDB03_MC 0x400064a3
1798 #define CYDEV_UWRK_UWRK8_B0_UDB04_MC 0x400064a4
1799 #define CYDEV_UWRK_UWRK8_B0_UDB05_MC 0x400064a5
1800 #define CYDEV_UWRK_UWRK8_B0_UDB06_MC 0x400064a6
1801 #define CYDEV_UWRK_UWRK8_B0_UDB07_MC 0x400064a7
1802 #define CYDEV_UWRK_UWRK8_B0_UDB08_MC 0x400064a8
1803 #define CYDEV_UWRK_UWRK8_B0_UDB09_MC 0x400064a9
1804 #define CYDEV_UWRK_UWRK8_B0_UDB10_MC 0x400064aa
1805 #define CYDEV_UWRK_UWRK8_B0_UDB11_MC 0x400064ab
1806 #define CYDEV_UWRK_UWRK8_B0_UDB12_MC 0x400064ac
1807 #define CYDEV_UWRK_UWRK8_B0_UDB13_MC 0x400064ad
1808 #define CYDEV_UWRK_UWRK8_B0_UDB14_MC 0x400064ae
1809 #define CYDEV_UWRK_UWRK8_B0_UDB15_MC 0x400064af
1810 #define CYDEV_UWRK_UWRK8_B1_BASE 0x40006500
1811 #define CYDEV_UWRK_UWRK8_B1_SIZE 0x000000b0
1812 #define CYDEV_UWRK_UWRK8_B1_UDB04_A0 0x40006504
1813 #define CYDEV_UWRK_UWRK8_B1_UDB05_A0 0x40006505
1814 #define CYDEV_UWRK_UWRK8_B1_UDB06_A0 0x40006506
1815 #define CYDEV_UWRK_UWRK8_B1_UDB07_A0 0x40006507
1816 #define CYDEV_UWRK_UWRK8_B1_UDB08_A0 0x40006508
1817 #define CYDEV_UWRK_UWRK8_B1_UDB09_A0 0x40006509
1818 #define CYDEV_UWRK_UWRK8_B1_UDB10_A0 0x4000650a
1819 #define CYDEV_UWRK_UWRK8_B1_UDB11_A0 0x4000650b
1820 #define CYDEV_UWRK_UWRK8_B1_UDB04_A1 0x40006514
1821 #define CYDEV_UWRK_UWRK8_B1_UDB05_A1 0x40006515
1822 #define CYDEV_UWRK_UWRK8_B1_UDB06_A1 0x40006516
1823 #define CYDEV_UWRK_UWRK8_B1_UDB07_A1 0x40006517
1824 #define CYDEV_UWRK_UWRK8_B1_UDB08_A1 0x40006518
1825 #define CYDEV_UWRK_UWRK8_B1_UDB09_A1 0x40006519
1826 #define CYDEV_UWRK_UWRK8_B1_UDB10_A1 0x4000651a
1827 #define CYDEV_UWRK_UWRK8_B1_UDB11_A1 0x4000651b
1828 #define CYDEV_UWRK_UWRK8_B1_UDB04_D0 0x40006524
1829 #define CYDEV_UWRK_UWRK8_B1_UDB05_D0 0x40006525
1830 #define CYDEV_UWRK_UWRK8_B1_UDB06_D0 0x40006526
1831 #define CYDEV_UWRK_UWRK8_B1_UDB07_D0 0x40006527
1832 #define CYDEV_UWRK_UWRK8_B1_UDB08_D0 0x40006528
1833 #define CYDEV_UWRK_UWRK8_B1_UDB09_D0 0x40006529
1834 #define CYDEV_UWRK_UWRK8_B1_UDB10_D0 0x4000652a
1835 #define CYDEV_UWRK_UWRK8_B1_UDB11_D0 0x4000652b
1836 #define CYDEV_UWRK_UWRK8_B1_UDB04_D1 0x40006534
1837 #define CYDEV_UWRK_UWRK8_B1_UDB05_D1 0x40006535
1838 #define CYDEV_UWRK_UWRK8_B1_UDB06_D1 0x40006536
1839 #define CYDEV_UWRK_UWRK8_B1_UDB07_D1 0x40006537
1840 #define CYDEV_UWRK_UWRK8_B1_UDB08_D1 0x40006538
1841 #define CYDEV_UWRK_UWRK8_B1_UDB09_D1 0x40006539
1842 #define CYDEV_UWRK_UWRK8_B1_UDB10_D1 0x4000653a
1843 #define CYDEV_UWRK_UWRK8_B1_UDB11_D1 0x4000653b
1844 #define CYDEV_UWRK_UWRK8_B1_UDB04_F0 0x40006544
1845 #define CYDEV_UWRK_UWRK8_B1_UDB05_F0 0x40006545
1846 #define CYDEV_UWRK_UWRK8_B1_UDB06_F0 0x40006546
1847 #define CYDEV_UWRK_UWRK8_B1_UDB07_F0 0x40006547
1848 #define CYDEV_UWRK_UWRK8_B1_UDB08_F0 0x40006548
1849 #define CYDEV_UWRK_UWRK8_B1_UDB09_F0 0x40006549
1850 #define CYDEV_UWRK_UWRK8_B1_UDB10_F0 0x4000654a
1851 #define CYDEV_UWRK_UWRK8_B1_UDB11_F0 0x4000654b
1852 #define CYDEV_UWRK_UWRK8_B1_UDB04_F1 0x40006554
1853 #define CYDEV_UWRK_UWRK8_B1_UDB05_F1 0x40006555
1854 #define CYDEV_UWRK_UWRK8_B1_UDB06_F1 0x40006556
1855 #define CYDEV_UWRK_UWRK8_B1_UDB07_F1 0x40006557
1856 #define CYDEV_UWRK_UWRK8_B1_UDB08_F1 0x40006558
1857 #define CYDEV_UWRK_UWRK8_B1_UDB09_F1 0x40006559
1858 #define CYDEV_UWRK_UWRK8_B1_UDB10_F1 0x4000655a
1859 #define CYDEV_UWRK_UWRK8_B1_UDB11_F1 0x4000655b
1860 #define CYDEV_UWRK_UWRK8_B1_UDB04_ST 0x40006564
1861 #define CYDEV_UWRK_UWRK8_B1_UDB05_ST 0x40006565
1862 #define CYDEV_UWRK_UWRK8_B1_UDB06_ST 0x40006566
1863 #define CYDEV_UWRK_UWRK8_B1_UDB07_ST 0x40006567
1864 #define CYDEV_UWRK_UWRK8_B1_UDB08_ST 0x40006568
1865 #define CYDEV_UWRK_UWRK8_B1_UDB09_ST 0x40006569
1866 #define CYDEV_UWRK_UWRK8_B1_UDB10_ST 0x4000656a
1867 #define CYDEV_UWRK_UWRK8_B1_UDB11_ST 0x4000656b
1868 #define CYDEV_UWRK_UWRK8_B1_UDB04_CTL 0x40006574
1869 #define CYDEV_UWRK_UWRK8_B1_UDB05_CTL 0x40006575
1870 #define CYDEV_UWRK_UWRK8_B1_UDB06_CTL 0x40006576
1871 #define CYDEV_UWRK_UWRK8_B1_UDB07_CTL 0x40006577
1872 #define CYDEV_UWRK_UWRK8_B1_UDB08_CTL 0x40006578
1873 #define CYDEV_UWRK_UWRK8_B1_UDB09_CTL 0x40006579
1874 #define CYDEV_UWRK_UWRK8_B1_UDB10_CTL 0x4000657a
1875 #define CYDEV_UWRK_UWRK8_B1_UDB11_CTL 0x4000657b
1876 #define CYDEV_UWRK_UWRK8_B1_UDB04_MSK 0x40006584
1877 #define CYDEV_UWRK_UWRK8_B1_UDB05_MSK 0x40006585
1878 #define CYDEV_UWRK_UWRK8_B1_UDB06_MSK 0x40006586
1879 #define CYDEV_UWRK_UWRK8_B1_UDB07_MSK 0x40006587
1880 #define CYDEV_UWRK_UWRK8_B1_UDB08_MSK 0x40006588
1881 #define CYDEV_UWRK_UWRK8_B1_UDB09_MSK 0x40006589
1882 #define CYDEV_UWRK_UWRK8_B1_UDB10_MSK 0x4000658a
1883 #define CYDEV_UWRK_UWRK8_B1_UDB11_MSK 0x4000658b
1884 #define CYDEV_UWRK_UWRK8_B1_UDB04_ACTL 0x40006594
1885 #define CYDEV_UWRK_UWRK8_B1_UDB05_ACTL 0x40006595
1886 #define CYDEV_UWRK_UWRK8_B1_UDB06_ACTL 0x40006596
1887 #define CYDEV_UWRK_UWRK8_B1_UDB07_ACTL 0x40006597
1888 #define CYDEV_UWRK_UWRK8_B1_UDB08_ACTL 0x40006598
1889 #define CYDEV_UWRK_UWRK8_B1_UDB09_ACTL 0x40006599
1890 #define CYDEV_UWRK_UWRK8_B1_UDB10_ACTL 0x4000659a
1891 #define CYDEV_UWRK_UWRK8_B1_UDB11_ACTL 0x4000659b
1892 #define CYDEV_UWRK_UWRK8_B1_UDB04_MC 0x400065a4
1893 #define CYDEV_UWRK_UWRK8_B1_UDB05_MC 0x400065a5
1894 #define CYDEV_UWRK_UWRK8_B1_UDB06_MC 0x400065a6
1895 #define CYDEV_UWRK_UWRK8_B1_UDB07_MC 0x400065a7
1896 #define CYDEV_UWRK_UWRK8_B1_UDB08_MC 0x400065a8
1897 #define CYDEV_UWRK_UWRK8_B1_UDB09_MC 0x400065a9
1898 #define CYDEV_UWRK_UWRK8_B1_UDB10_MC 0x400065aa
1899 #define CYDEV_UWRK_UWRK8_B1_UDB11_MC 0x400065ab
1900 #define CYDEV_UWRK_UWRK16_BASE 0x40006800
1901 #define CYDEV_UWRK_UWRK16_SIZE 0x00000760
1902 #define CYDEV_UWRK_UWRK16_CAT_BASE 0x40006800
1903 #define CYDEV_UWRK_UWRK16_CAT_SIZE 0x00000760
1904 #define CYDEV_UWRK_UWRK16_CAT_B0_BASE 0x40006800
1905 #define CYDEV_UWRK_UWRK16_CAT_B0_SIZE 0x00000160
1906 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_A0_A1 0x40006800
1907 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_A0_A1 0x40006802
1908 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_A0_A1 0x40006804
1909 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_A0_A1 0x40006806
1910 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_A0_A1 0x40006808
1911 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_A0_A1 0x4000680a
1912 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_A0_A1 0x4000680c
1913 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_A0_A1 0x4000680e
1914 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_A0_A1 0x40006810
1915 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_A0_A1 0x40006812
1916 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_A0_A1 0x40006814
1917 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_A0_A1 0x40006816
1918 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_A0_A1 0x40006818
1919 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_A0_A1 0x4000681a
1920 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_A0_A1 0x4000681c
1921 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_A0_A1 0x4000681e
1922 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_D0_D1 0x40006840
1923 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_D0_D1 0x40006842
1924 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_D0_D1 0x40006844
1925 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_D0_D1 0x40006846
1926 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_D0_D1 0x40006848
1927 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_D0_D1 0x4000684a
1928 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_D0_D1 0x4000684c
1929 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_D0_D1 0x4000684e
1930 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_D0_D1 0x40006850
1931 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_D0_D1 0x40006852
1932 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_D0_D1 0x40006854
1933 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_D0_D1 0x40006856
1934 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_D0_D1 0x40006858
1935 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_D0_D1 0x4000685a
1936 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_D0_D1 0x4000685c
1937 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_D0_D1 0x4000685e
1938 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_F0_F1 0x40006880
1939 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_F0_F1 0x40006882
1940 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_F0_F1 0x40006884
1941 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_F0_F1 0x40006886
1942 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_F0_F1 0x40006888
1943 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_F0_F1 0x4000688a
1944 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_F0_F1 0x4000688c
1945 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_F0_F1 0x4000688e
1946 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_F0_F1 0x40006890
1947 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_F0_F1 0x40006892
1948 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_F0_F1 0x40006894
1949 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_F0_F1 0x40006896
1950 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_F0_F1 0x40006898
1951 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_F0_F1 0x4000689a
1952 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_F0_F1 0x4000689c
1953 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_F0_F1 0x4000689e
1954 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_ST_CTL 0x400068c0
1955 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_ST_CTL 0x400068c2
1956 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_ST_CTL 0x400068c4
1957 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_ST_CTL 0x400068c6
1958 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_ST_CTL 0x400068c8
1959 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_ST_CTL 0x400068ca
1960 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_ST_CTL 0x400068cc
1961 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_ST_CTL 0x400068ce
1962 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_ST_CTL 0x400068d0
1963 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_ST_CTL 0x400068d2
1964 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_ST_CTL 0x400068d4
1965 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_ST_CTL 0x400068d6
1966 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_ST_CTL 0x400068d8
1967 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_ST_CTL 0x400068da
1968 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_ST_CTL 0x400068dc
1969 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_ST_CTL 0x400068de
1970 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_MSK_ACTL 0x40006900
1971 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_MSK_ACTL 0x40006902
1972 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_MSK_ACTL 0x40006904
1973 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_MSK_ACTL 0x40006906
1974 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_MSK_ACTL 0x40006908
1975 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_MSK_ACTL 0x4000690a
1976 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_MSK_ACTL 0x4000690c
1977 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_MSK_ACTL 0x4000690e
1978 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_MSK_ACTL 0x40006910
1979 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_MSK_ACTL 0x40006912
1980 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_MSK_ACTL 0x40006914
1981 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_MSK_ACTL 0x40006916
1982 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_MSK_ACTL 0x40006918
1983 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_MSK_ACTL 0x4000691a
1984 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_MSK_ACTL 0x4000691c
1985 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_MSK_ACTL 0x4000691e
1986 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB00_MC_00 0x40006940
1987 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB01_MC_00 0x40006942
1988 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB02_MC_00 0x40006944
1989 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB03_MC_00 0x40006946
1990 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB04_MC_00 0x40006948
1991 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB05_MC_00 0x4000694a
1992 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB06_MC_00 0x4000694c
1993 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB07_MC_00 0x4000694e
1994 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB08_MC_00 0x40006950
1995 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB09_MC_00 0x40006952
1996 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB10_MC_00 0x40006954
1997 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB11_MC_00 0x40006956
1998 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB12_MC_00 0x40006958
1999 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB13_MC_00 0x4000695a
2000 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB14_MC_00 0x4000695c
2001 #define CYDEV_UWRK_UWRK16_CAT_B0_UDB15_MC_00 0x4000695e
2002 #define CYDEV_UWRK_UWRK16_CAT_B1_BASE 0x40006a00
2003 #define CYDEV_UWRK_UWRK16_CAT_B1_SIZE 0x00000160
2004 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_A0_A1 0x40006a08
2005 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_A0_A1 0x40006a0a
2006 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_A0_A1 0x40006a0c
2007 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_A0_A1 0x40006a0e
2008 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_A0_A1 0x40006a10
2009 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_A0_A1 0x40006a12
2010 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_A0_A1 0x40006a14
2011 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_A0_A1 0x40006a16
2012 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_D0_D1 0x40006a48
2013 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_D0_D1 0x40006a4a
2014 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_D0_D1 0x40006a4c
2015 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_D0_D1 0x40006a4e
2016 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_D0_D1 0x40006a50
2017 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_D0_D1 0x40006a52
2018 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_D0_D1 0x40006a54
2019 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_D0_D1 0x40006a56
2020 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_F0_F1 0x40006a88
2021 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_F0_F1 0x40006a8a
2022 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_F0_F1 0x40006a8c
2023 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_F0_F1 0x40006a8e
2024 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_F0_F1 0x40006a90
2025 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_F0_F1 0x40006a92
2026 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_F0_F1 0x40006a94
2027 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_F0_F1 0x40006a96
2028 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_ST_CTL 0x40006ac8
2029 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_ST_CTL 0x40006aca
2030 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_ST_CTL 0x40006acc
2031 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_ST_CTL 0x40006ace
2032 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_ST_CTL 0x40006ad0
2033 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_ST_CTL 0x40006ad2
2034 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_ST_CTL 0x40006ad4
2035 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_ST_CTL 0x40006ad6
2036 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_MSK_ACTL 0x40006b08
2037 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_MSK_ACTL 0x40006b0a
2038 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_MSK_ACTL 0x40006b0c
2039 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_MSK_ACTL 0x40006b0e
2040 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_MSK_ACTL 0x40006b10
2041 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_MSK_ACTL 0x40006b12
2042 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_MSK_ACTL 0x40006b14
2043 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_MSK_ACTL 0x40006b16
2044 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB04_MC_00 0x40006b48
2045 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB05_MC_00 0x40006b4a
2046 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB06_MC_00 0x40006b4c
2047 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB07_MC_00 0x40006b4e
2048 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB08_MC_00 0x40006b50
2049 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB09_MC_00 0x40006b52
2050 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB10_MC_00 0x40006b54
2051 #define CYDEV_UWRK_UWRK16_CAT_B1_UDB11_MC_00 0x40006b56
2052 #define CYDEV_UWRK_UWRK16_DEF_BASE 0x40006800
2053 #define CYDEV_UWRK_UWRK16_DEF_SIZE 0x0000075e
2054 #define CYDEV_UWRK_UWRK16_DEF_B0_BASE 0x40006800
2055 #define CYDEV_UWRK_UWRK16_DEF_B0_SIZE 0x0000015e
2056 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_A0 0x40006800
2057 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_A0 0x40006802
2058 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_A0 0x40006804
2059 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_A0 0x40006806
2060 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_A0 0x40006808
2061 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_A0 0x4000680a
2062 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_A0 0x4000680c
2063 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_A0 0x4000680e
2064 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_A0 0x40006810
2065 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_A0 0x40006812
2066 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_A0 0x40006814
2067 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_A0 0x40006816
2068 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_A0 0x40006818
2069 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_A0 0x4000681a
2070 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_A0 0x4000681c
2071 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_A1 0x40006820
2072 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_A1 0x40006822
2073 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_A1 0x40006824
2074 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_A1 0x40006826
2075 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_A1 0x40006828
2076 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_A1 0x4000682a
2077 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_A1 0x4000682c
2078 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_A1 0x4000682e
2079 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_A1 0x40006830
2080 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_A1 0x40006832
2081 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_A1 0x40006834
2082 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_A1 0x40006836
2083 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_A1 0x40006838
2084 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_A1 0x4000683a
2085 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_A1 0x4000683c
2086 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_D0 0x40006840
2087 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_D0 0x40006842
2088 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_D0 0x40006844
2089 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_D0 0x40006846
2090 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_D0 0x40006848
2091 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_D0 0x4000684a
2092 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_D0 0x4000684c
2093 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_D0 0x4000684e
2094 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_D0 0x40006850
2095 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_D0 0x40006852
2096 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_D0 0x40006854
2097 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_D0 0x40006856
2098 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_D0 0x40006858
2099 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_D0 0x4000685a
2100 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_D0 0x4000685c
2101 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_D1 0x40006860
2102 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_D1 0x40006862
2103 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_D1 0x40006864
2104 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_D1 0x40006866
2105 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_D1 0x40006868
2106 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_D1 0x4000686a
2107 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_D1 0x4000686c
2108 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_D1 0x4000686e
2109 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_D1 0x40006870
2110 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_D1 0x40006872
2111 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_D1 0x40006874
2112 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_D1 0x40006876
2113 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_D1 0x40006878
2114 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_D1 0x4000687a
2115 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_D1 0x4000687c
2116 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_F0 0x40006880
2117 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_F0 0x40006882
2118 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_F0 0x40006884
2119 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_F0 0x40006886
2120 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_F0 0x40006888
2121 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_F0 0x4000688a
2122 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_F0 0x4000688c
2123 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_F0 0x4000688e
2124 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_F0 0x40006890
2125 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_F0 0x40006892
2126 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_F0 0x40006894
2127 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_F0 0x40006896
2128 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_F0 0x40006898
2129 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_F0 0x4000689a
2130 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_F0 0x4000689c
2131 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_F1 0x400068a0
2132 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_F1 0x400068a2
2133 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_F1 0x400068a4
2134 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_F1 0x400068a6
2135 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_F1 0x400068a8
2136 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_F1 0x400068aa
2137 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_F1 0x400068ac
2138 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_F1 0x400068ae
2139 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_F1 0x400068b0
2140 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_F1 0x400068b2
2141 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_F1 0x400068b4
2142 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_F1 0x400068b6
2143 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_F1 0x400068b8
2144 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_F1 0x400068ba
2145 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_F1 0x400068bc
2146 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_ST 0x400068c0
2147 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_ST 0x400068c2
2148 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_ST 0x400068c4
2149 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_ST 0x400068c6
2150 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_ST 0x400068c8
2151 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_ST 0x400068ca
2152 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_ST 0x400068cc
2153 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_ST 0x400068ce
2154 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_ST 0x400068d0
2155 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_ST 0x400068d2
2156 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_ST 0x400068d4
2157 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_ST 0x400068d6
2158 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_ST 0x400068d8
2159 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_ST 0x400068da
2160 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_ST 0x400068dc
2161 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_CTL 0x400068e0
2162 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_CTL 0x400068e2
2163 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_CTL 0x400068e4
2164 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_CTL 0x400068e6
2165 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_CTL 0x400068e8
2166 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_CTL 0x400068ea
2167 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_CTL 0x400068ec
2168 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_CTL 0x400068ee
2169 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_CTL 0x400068f0
2170 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_CTL 0x400068f2
2171 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_CTL 0x400068f4
2172 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_CTL 0x400068f6
2173 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_CTL 0x400068f8
2174 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_CTL 0x400068fa
2175 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_CTL 0x400068fc
2176 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_MSK 0x40006900
2177 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_MSK 0x40006902
2178 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_MSK 0x40006904
2179 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_MSK 0x40006906
2180 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_MSK 0x40006908
2181 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_MSK 0x4000690a
2182 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_MSK 0x4000690c
2183 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_MSK 0x4000690e
2184 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_MSK 0x40006910
2185 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_MSK 0x40006912
2186 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_MSK 0x40006914
2187 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_MSK 0x40006916
2188 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_MSK 0x40006918
2189 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_MSK 0x4000691a
2190 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_MSK 0x4000691c
2191 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_ACTL 0x40006920
2192 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_ACTL 0x40006922
2193 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_ACTL 0x40006924
2194 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_ACTL 0x40006926
2195 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_ACTL 0x40006928
2196 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_ACTL 0x4000692a
2197 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_ACTL 0x4000692c
2198 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_ACTL 0x4000692e
2199 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_ACTL 0x40006930
2200 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_ACTL 0x40006932
2201 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_ACTL 0x40006934
2202 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_ACTL 0x40006936
2203 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_ACTL 0x40006938
2204 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_ACTL 0x4000693a
2205 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_ACTL 0x4000693c
2206 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB00_01_MC 0x40006940
2207 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB01_02_MC 0x40006942
2208 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB02_03_MC 0x40006944
2209 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB03_04_MC 0x40006946
2210 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB04_05_MC 0x40006948
2211 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB05_06_MC 0x4000694a
2212 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB06_07_MC 0x4000694c
2213 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB07_08_MC 0x4000694e
2214 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB08_09_MC 0x40006950
2215 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB09_10_MC 0x40006952
2216 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB10_11_MC 0x40006954
2217 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB11_12_MC 0x40006956
2218 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB12_13_MC 0x40006958
2219 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB13_14_MC 0x4000695a
2220 #define CYDEV_UWRK_UWRK16_DEF_B0_UDB14_15_MC 0x4000695c
2221 #define CYDEV_UWRK_UWRK16_DEF_B1_BASE 0x40006a00
2222 #define CYDEV_UWRK_UWRK16_DEF_B1_SIZE 0x0000015e
2223 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_A0 0x40006a08
2224 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_A0 0x40006a0a
2225 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_A0 0x40006a0c
2226 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_A0 0x40006a0e
2227 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_A0 0x40006a10
2228 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_A0 0x40006a12
2229 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_A0 0x40006a14
2230 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_A0 0x40006a16
2231 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_A1 0x40006a28
2232 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_A1 0x40006a2a
2233 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_A1 0x40006a2c
2234 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_A1 0x40006a2e
2235 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_A1 0x40006a30
2236 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_A1 0x40006a32
2237 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_A1 0x40006a34
2238 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_A1 0x40006a36
2239 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_D0 0x40006a48
2240 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_D0 0x40006a4a
2241 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_D0 0x40006a4c
2242 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_D0 0x40006a4e
2243 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_D0 0x40006a50
2244 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_D0 0x40006a52
2245 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_D0 0x40006a54
2246 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_D0 0x40006a56
2247 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_D1 0x40006a68
2248 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_D1 0x40006a6a
2249 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_D1 0x40006a6c
2250 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_D1 0x40006a6e
2251 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_D1 0x40006a70
2252 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_D1 0x40006a72
2253 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_D1 0x40006a74
2254 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_D1 0x40006a76
2255 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_F0 0x40006a88
2256 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_F0 0x40006a8a
2257 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_F0 0x40006a8c
2258 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_F0 0x40006a8e
2259 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_F0 0x40006a90
2260 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_F0 0x40006a92
2261 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_F0 0x40006a94
2262 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_F0 0x40006a96
2263 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_F1 0x40006aa8
2264 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_F1 0x40006aaa
2265 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_F1 0x40006aac
2266 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_F1 0x40006aae
2267 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_F1 0x40006ab0
2268 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_F1 0x40006ab2
2269 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_F1 0x40006ab4
2270 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_F1 0x40006ab6
2271 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_ST 0x40006ac8
2272 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_ST 0x40006aca
2273 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_ST 0x40006acc
2274 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_ST 0x40006ace
2275 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_ST 0x40006ad0
2276 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_ST 0x40006ad2
2277 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_ST 0x40006ad4
2278 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_ST 0x40006ad6
2279 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_CTL 0x40006ae8
2280 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_CTL 0x40006aea
2281 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_CTL 0x40006aec
2282 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_CTL 0x40006aee
2283 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_CTL 0x40006af0
2284 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_CTL 0x40006af2
2285 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_CTL 0x40006af4
2286 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_CTL 0x40006af6
2287 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_MSK 0x40006b08
2288 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_MSK 0x40006b0a
2289 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_MSK 0x40006b0c
2290 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_MSK 0x40006b0e
2291 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_MSK 0x40006b10
2292 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_MSK 0x40006b12
2293 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_MSK 0x40006b14
2294 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_MSK 0x40006b16
2295 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_ACTL 0x40006b28
2296 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_ACTL 0x40006b2a
2297 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_ACTL 0x40006b2c
2298 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_ACTL 0x40006b2e
2299 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_ACTL 0x40006b30
2300 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_ACTL 0x40006b32
2301 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_ACTL 0x40006b34
2302 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_ACTL 0x40006b36
2303 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB04_05_MC 0x40006b48
2304 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB05_06_MC 0x40006b4a
2305 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB06_07_MC 0x40006b4c
2306 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB07_08_MC 0x40006b4e
2307 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB08_09_MC 0x40006b50
2308 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB09_10_MC 0x40006b52
2309 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB10_11_MC 0x40006b54
2310 #define CYDEV_UWRK_UWRK16_DEF_B1_UDB11_12_MC 0x40006b56
2311 #define CYDEV_PHUB_BASE 0x40007000
2312 #define CYDEV_PHUB_SIZE 0x00000c00
2313 #define CYDEV_PHUB_CFG 0x40007000
2314 #define CYDEV_PHUB_ERR 0x40007004
2315 #define CYDEV_PHUB_ERR_ADR 0x40007008
2316 #define CYDEV_PHUB_CH0_BASE 0x40007010
2317 #define CYDEV_PHUB_CH0_SIZE 0x0000000c
2318 #define CYDEV_PHUB_CH0_BASIC_CFG 0x40007010
2319 #define CYDEV_PHUB_CH0_ACTION 0x40007014
2320 #define CYDEV_PHUB_CH0_BASIC_STATUS 0x40007018
2321 #define CYDEV_PHUB_CH1_BASE 0x40007020
2322 #define CYDEV_PHUB_CH1_SIZE 0x0000000c
2323 #define CYDEV_PHUB_CH1_BASIC_CFG 0x40007020
2324 #define CYDEV_PHUB_CH1_ACTION 0x40007024
2325 #define CYDEV_PHUB_CH1_BASIC_STATUS 0x40007028
2326 #define CYDEV_PHUB_CH2_BASE 0x40007030
2327 #define CYDEV_PHUB_CH2_SIZE 0x0000000c
2328 #define CYDEV_PHUB_CH2_BASIC_CFG 0x40007030
2329 #define CYDEV_PHUB_CH2_ACTION 0x40007034
2330 #define CYDEV_PHUB_CH2_BASIC_STATUS 0x40007038
2331 #define CYDEV_PHUB_CH3_BASE 0x40007040
2332 #define CYDEV_PHUB_CH3_SIZE 0x0000000c
2333 #define CYDEV_PHUB_CH3_BASIC_CFG 0x40007040
2334 #define CYDEV_PHUB_CH3_ACTION 0x40007044
2335 #define CYDEV_PHUB_CH3_BASIC_STATUS 0x40007048
2336 #define CYDEV_PHUB_CH4_BASE 0x40007050
2337 #define CYDEV_PHUB_CH4_SIZE 0x0000000c
2338 #define CYDEV_PHUB_CH4_BASIC_CFG 0x40007050
2339 #define CYDEV_PHUB_CH4_ACTION 0x40007054
2340 #define CYDEV_PHUB_CH4_BASIC_STATUS 0x40007058
2341 #define CYDEV_PHUB_CH5_BASE 0x40007060
2342 #define CYDEV_PHUB_CH5_SIZE 0x0000000c
2343 #define CYDEV_PHUB_CH5_BASIC_CFG 0x40007060
2344 #define CYDEV_PHUB_CH5_ACTION 0x40007064
2345 #define CYDEV_PHUB_CH5_BASIC_STATUS 0x40007068
2346 #define CYDEV_PHUB_CH6_BASE 0x40007070
2347 #define CYDEV_PHUB_CH6_SIZE 0x0000000c
2348 #define CYDEV_PHUB_CH6_BASIC_CFG 0x40007070
2349 #define CYDEV_PHUB_CH6_ACTION 0x40007074
2350 #define CYDEV_PHUB_CH6_BASIC_STATUS 0x40007078
2351 #define CYDEV_PHUB_CH7_BASE 0x40007080
2352 #define CYDEV_PHUB_CH7_SIZE 0x0000000c
2353 #define CYDEV_PHUB_CH7_BASIC_CFG 0x40007080
2354 #define CYDEV_PHUB_CH7_ACTION 0x40007084
2355 #define CYDEV_PHUB_CH7_BASIC_STATUS 0x40007088
2356 #define CYDEV_PHUB_CH8_BASE 0x40007090
2357 #define CYDEV_PHUB_CH8_SIZE 0x0000000c
2358 #define CYDEV_PHUB_CH8_BASIC_CFG 0x40007090
2359 #define CYDEV_PHUB_CH8_ACTION 0x40007094
2360 #define CYDEV_PHUB_CH8_BASIC_STATUS 0x40007098
2361 #define CYDEV_PHUB_CH9_BASE 0x400070a0
2362 #define CYDEV_PHUB_CH9_SIZE 0x0000000c
2363 #define CYDEV_PHUB_CH9_BASIC_CFG 0x400070a0
2364 #define CYDEV_PHUB_CH9_ACTION 0x400070a4
2365 #define CYDEV_PHUB_CH9_BASIC_STATUS 0x400070a8
2366 #define CYDEV_PHUB_CH10_BASE 0x400070b0
2367 #define CYDEV_PHUB_CH10_SIZE 0x0000000c
2368 #define CYDEV_PHUB_CH10_BASIC_CFG 0x400070b0
2369 #define CYDEV_PHUB_CH10_ACTION 0x400070b4
2370 #define CYDEV_PHUB_CH10_BASIC_STATUS 0x400070b8
2371 #define CYDEV_PHUB_CH11_BASE 0x400070c0
2372 #define CYDEV_PHUB_CH11_SIZE 0x0000000c
2373 #define CYDEV_PHUB_CH11_BASIC_CFG 0x400070c0
2374 #define CYDEV_PHUB_CH11_ACTION 0x400070c4
2375 #define CYDEV_PHUB_CH11_BASIC_STATUS 0x400070c8
2376 #define CYDEV_PHUB_CH12_BASE 0x400070d0
2377 #define CYDEV_PHUB_CH12_SIZE 0x0000000c
2378 #define CYDEV_PHUB_CH12_BASIC_CFG 0x400070d0
2379 #define CYDEV_PHUB_CH12_ACTION 0x400070d4
2380 #define CYDEV_PHUB_CH12_BASIC_STATUS 0x400070d8
2381 #define CYDEV_PHUB_CH13_BASE 0x400070e0
2382 #define CYDEV_PHUB_CH13_SIZE 0x0000000c
2383 #define CYDEV_PHUB_CH13_BASIC_CFG 0x400070e0
2384 #define CYDEV_PHUB_CH13_ACTION 0x400070e4
2385 #define CYDEV_PHUB_CH13_BASIC_STATUS 0x400070e8
2386 #define CYDEV_PHUB_CH14_BASE 0x400070f0
2387 #define CYDEV_PHUB_CH14_SIZE 0x0000000c
2388 #define CYDEV_PHUB_CH14_BASIC_CFG 0x400070f0
2389 #define CYDEV_PHUB_CH14_ACTION 0x400070f4
2390 #define CYDEV_PHUB_CH14_BASIC_STATUS 0x400070f8
2391 #define CYDEV_PHUB_CH15_BASE 0x40007100
2392 #define CYDEV_PHUB_CH15_SIZE 0x0000000c
2393 #define CYDEV_PHUB_CH15_BASIC_CFG 0x40007100
2394 #define CYDEV_PHUB_CH15_ACTION 0x40007104
2395 #define CYDEV_PHUB_CH15_BASIC_STATUS 0x40007108
2396 #define CYDEV_PHUB_CH16_BASE 0x40007110
2397 #define CYDEV_PHUB_CH16_SIZE 0x0000000c
2398 #define CYDEV_PHUB_CH16_BASIC_CFG 0x40007110
2399 #define CYDEV_PHUB_CH16_ACTION 0x40007114
2400 #define CYDEV_PHUB_CH16_BASIC_STATUS 0x40007118
2401 #define CYDEV_PHUB_CH17_BASE 0x40007120
2402 #define CYDEV_PHUB_CH17_SIZE 0x0000000c
2403 #define CYDEV_PHUB_CH17_BASIC_CFG 0x40007120
2404 #define CYDEV_PHUB_CH17_ACTION 0x40007124
2405 #define CYDEV_PHUB_CH17_BASIC_STATUS 0x40007128
2406 #define CYDEV_PHUB_CH18_BASE 0x40007130
2407 #define CYDEV_PHUB_CH18_SIZE 0x0000000c
2408 #define CYDEV_PHUB_CH18_BASIC_CFG 0x40007130
2409 #define CYDEV_PHUB_CH18_ACTION 0x40007134
2410 #define CYDEV_PHUB_CH18_BASIC_STATUS 0x40007138
2411 #define CYDEV_PHUB_CH19_BASE 0x40007140
2412 #define CYDEV_PHUB_CH19_SIZE 0x0000000c
2413 #define CYDEV_PHUB_CH19_BASIC_CFG 0x40007140
2414 #define CYDEV_PHUB_CH19_ACTION 0x40007144
2415 #define CYDEV_PHUB_CH19_BASIC_STATUS 0x40007148
2416 #define CYDEV_PHUB_CH20_BASE 0x40007150
2417 #define CYDEV_PHUB_CH20_SIZE 0x0000000c
2418 #define CYDEV_PHUB_CH20_BASIC_CFG 0x40007150
2419 #define CYDEV_PHUB_CH20_ACTION 0x40007154
2420 #define CYDEV_PHUB_CH20_BASIC_STATUS 0x40007158
2421 #define CYDEV_PHUB_CH21_BASE 0x40007160
2422 #define CYDEV_PHUB_CH21_SIZE 0x0000000c
2423 #define CYDEV_PHUB_CH21_BASIC_CFG 0x40007160
2424 #define CYDEV_PHUB_CH21_ACTION 0x40007164
2425 #define CYDEV_PHUB_CH21_BASIC_STATUS 0x40007168
2426 #define CYDEV_PHUB_CH22_BASE 0x40007170
2427 #define CYDEV_PHUB_CH22_SIZE 0x0000000c
2428 #define CYDEV_PHUB_CH22_BASIC_CFG 0x40007170
2429 #define CYDEV_PHUB_CH22_ACTION 0x40007174
2430 #define CYDEV_PHUB_CH22_BASIC_STATUS 0x40007178
2431 #define CYDEV_PHUB_CH23_BASE 0x40007180
2432 #define CYDEV_PHUB_CH23_SIZE 0x0000000c
2433 #define CYDEV_PHUB_CH23_BASIC_CFG 0x40007180
2434 #define CYDEV_PHUB_CH23_ACTION 0x40007184
2435 #define CYDEV_PHUB_CH23_BASIC_STATUS 0x40007188
2436 #define CYDEV_PHUB_CFGMEM0_BASE 0x40007600
2437 #define CYDEV_PHUB_CFGMEM0_SIZE 0x00000008
2438 #define CYDEV_PHUB_CFGMEM0_CFG0 0x40007600
2439 #define CYDEV_PHUB_CFGMEM0_CFG1 0x40007604
2440 #define CYDEV_PHUB_CFGMEM1_BASE 0x40007608
2441 #define CYDEV_PHUB_CFGMEM1_SIZE 0x00000008
2442 #define CYDEV_PHUB_CFGMEM1_CFG0 0x40007608
2443 #define CYDEV_PHUB_CFGMEM1_CFG1 0x4000760c
2444 #define CYDEV_PHUB_CFGMEM2_BASE 0x40007610
2445 #define CYDEV_PHUB_CFGMEM2_SIZE 0x00000008
2446 #define CYDEV_PHUB_CFGMEM2_CFG0 0x40007610
2447 #define CYDEV_PHUB_CFGMEM2_CFG1 0x40007614
2448 #define CYDEV_PHUB_CFGMEM3_BASE 0x40007618
2449 #define CYDEV_PHUB_CFGMEM3_SIZE 0x00000008
2450 #define CYDEV_PHUB_CFGMEM3_CFG0 0x40007618
2451 #define CYDEV_PHUB_CFGMEM3_CFG1 0x4000761c
2452 #define CYDEV_PHUB_CFGMEM4_BASE 0x40007620
2453 #define CYDEV_PHUB_CFGMEM4_SIZE 0x00000008
2454 #define CYDEV_PHUB_CFGMEM4_CFG0 0x40007620
2455 #define CYDEV_PHUB_CFGMEM4_CFG1 0x40007624
2456 #define CYDEV_PHUB_CFGMEM5_BASE 0x40007628
2457 #define CYDEV_PHUB_CFGMEM5_SIZE 0x00000008
2458 #define CYDEV_PHUB_CFGMEM5_CFG0 0x40007628
2459 #define CYDEV_PHUB_CFGMEM5_CFG1 0x4000762c
2460 #define CYDEV_PHUB_CFGMEM6_BASE 0x40007630
2461 #define CYDEV_PHUB_CFGMEM6_SIZE 0x00000008
2462 #define CYDEV_PHUB_CFGMEM6_CFG0 0x40007630
2463 #define CYDEV_PHUB_CFGMEM6_CFG1 0x40007634
2464 #define CYDEV_PHUB_CFGMEM7_BASE 0x40007638
2465 #define CYDEV_PHUB_CFGMEM7_SIZE 0x00000008
2466 #define CYDEV_PHUB_CFGMEM7_CFG0 0x40007638
2467 #define CYDEV_PHUB_CFGMEM7_CFG1 0x4000763c
2468 #define CYDEV_PHUB_CFGMEM8_BASE 0x40007640
2469 #define CYDEV_PHUB_CFGMEM8_SIZE 0x00000008
2470 #define CYDEV_PHUB_CFGMEM8_CFG0 0x40007640
2471 #define CYDEV_PHUB_CFGMEM8_CFG1 0x40007644
2472 #define CYDEV_PHUB_CFGMEM9_BASE 0x40007648
2473 #define CYDEV_PHUB_CFGMEM9_SIZE 0x00000008
2474 #define CYDEV_PHUB_CFGMEM9_CFG0 0x40007648
2475 #define CYDEV_PHUB_CFGMEM9_CFG1 0x4000764c
2476 #define CYDEV_PHUB_CFGMEM10_BASE 0x40007650
2477 #define CYDEV_PHUB_CFGMEM10_SIZE 0x00000008
2478 #define CYDEV_PHUB_CFGMEM10_CFG0 0x40007650
2479 #define CYDEV_PHUB_CFGMEM10_CFG1 0x40007654
2480 #define CYDEV_PHUB_CFGMEM11_BASE 0x40007658
2481 #define CYDEV_PHUB_CFGMEM11_SIZE 0x00000008
2482 #define CYDEV_PHUB_CFGMEM11_CFG0 0x40007658
2483 #define CYDEV_PHUB_CFGMEM11_CFG1 0x4000765c
2484 #define CYDEV_PHUB_CFGMEM12_BASE 0x40007660
2485 #define CYDEV_PHUB_CFGMEM12_SIZE 0x00000008
2486 #define CYDEV_PHUB_CFGMEM12_CFG0 0x40007660
2487 #define CYDEV_PHUB_CFGMEM12_CFG1 0x40007664
2488 #define CYDEV_PHUB_CFGMEM13_BASE 0x40007668
2489 #define CYDEV_PHUB_CFGMEM13_SIZE 0x00000008
2490 #define CYDEV_PHUB_CFGMEM13_CFG0 0x40007668
2491 #define CYDEV_PHUB_CFGMEM13_CFG1 0x4000766c
2492 #define CYDEV_PHUB_CFGMEM14_BASE 0x40007670
2493 #define CYDEV_PHUB_CFGMEM14_SIZE 0x00000008
2494 #define CYDEV_PHUB_CFGMEM14_CFG0 0x40007670
2495 #define CYDEV_PHUB_CFGMEM14_CFG1 0x40007674
2496 #define CYDEV_PHUB_CFGMEM15_BASE 0x40007678
2497 #define CYDEV_PHUB_CFGMEM15_SIZE 0x00000008
2498 #define CYDEV_PHUB_CFGMEM15_CFG0 0x40007678
2499 #define CYDEV_PHUB_CFGMEM15_CFG1 0x4000767c
2500 #define CYDEV_PHUB_CFGMEM16_BASE 0x40007680
2501 #define CYDEV_PHUB_CFGMEM16_SIZE 0x00000008
2502 #define CYDEV_PHUB_CFGMEM16_CFG0 0x40007680
2503 #define CYDEV_PHUB_CFGMEM16_CFG1 0x40007684
2504 #define CYDEV_PHUB_CFGMEM17_BASE 0x40007688
2505 #define CYDEV_PHUB_CFGMEM17_SIZE 0x00000008
2506 #define CYDEV_PHUB_CFGMEM17_CFG0 0x40007688
2507 #define CYDEV_PHUB_CFGMEM17_CFG1 0x4000768c
2508 #define CYDEV_PHUB_CFGMEM18_BASE 0x40007690
2509 #define CYDEV_PHUB_CFGMEM18_SIZE 0x00000008
2510 #define CYDEV_PHUB_CFGMEM18_CFG0 0x40007690
2511 #define CYDEV_PHUB_CFGMEM18_CFG1 0x40007694
2512 #define CYDEV_PHUB_CFGMEM19_BASE 0x40007698
2513 #define CYDEV_PHUB_CFGMEM19_SIZE 0x00000008
2514 #define CYDEV_PHUB_CFGMEM19_CFG0 0x40007698
2515 #define CYDEV_PHUB_CFGMEM19_CFG1 0x4000769c
2516 #define CYDEV_PHUB_CFGMEM20_BASE 0x400076a0
2517 #define CYDEV_PHUB_CFGMEM20_SIZE 0x00000008
2518 #define CYDEV_PHUB_CFGMEM20_CFG0 0x400076a0
2519 #define CYDEV_PHUB_CFGMEM20_CFG1 0x400076a4
2520 #define CYDEV_PHUB_CFGMEM21_BASE 0x400076a8
2521 #define CYDEV_PHUB_CFGMEM21_SIZE 0x00000008
2522 #define CYDEV_PHUB_CFGMEM21_CFG0 0x400076a8
2523 #define CYDEV_PHUB_CFGMEM21_CFG1 0x400076ac
2524 #define CYDEV_PHUB_CFGMEM22_BASE 0x400076b0
2525 #define CYDEV_PHUB_CFGMEM22_SIZE 0x00000008
2526 #define CYDEV_PHUB_CFGMEM22_CFG0 0x400076b0
2527 #define CYDEV_PHUB_CFGMEM22_CFG1 0x400076b4
2528 #define CYDEV_PHUB_CFGMEM23_BASE 0x400076b8
2529 #define CYDEV_PHUB_CFGMEM23_SIZE 0x00000008
2530 #define CYDEV_PHUB_CFGMEM23_CFG0 0x400076b8
2531 #define CYDEV_PHUB_CFGMEM23_CFG1 0x400076bc
2532 #define CYDEV_PHUB_TDMEM0_BASE 0x40007800
2533 #define CYDEV_PHUB_TDMEM0_SIZE 0x00000008
2534 #define CYDEV_PHUB_TDMEM0_ORIG_TD0 0x40007800
2535 #define CYDEV_PHUB_TDMEM0_ORIG_TD1 0x40007804
2536 #define CYDEV_PHUB_TDMEM1_BASE 0x40007808
2537 #define CYDEV_PHUB_TDMEM1_SIZE 0x00000008
2538 #define CYDEV_PHUB_TDMEM1_ORIG_TD0 0x40007808
2539 #define CYDEV_PHUB_TDMEM1_ORIG_TD1 0x4000780c
2540 #define CYDEV_PHUB_TDMEM2_BASE 0x40007810
2541 #define CYDEV_PHUB_TDMEM2_SIZE 0x00000008
2542 #define CYDEV_PHUB_TDMEM2_ORIG_TD0 0x40007810
2543 #define CYDEV_PHUB_TDMEM2_ORIG_TD1 0x40007814
2544 #define CYDEV_PHUB_TDMEM3_BASE 0x40007818
2545 #define CYDEV_PHUB_TDMEM3_SIZE 0x00000008
2546 #define CYDEV_PHUB_TDMEM3_ORIG_TD0 0x40007818
2547 #define CYDEV_PHUB_TDMEM3_ORIG_TD1 0x4000781c
2548 #define CYDEV_PHUB_TDMEM4_BASE 0x40007820
2549 #define CYDEV_PHUB_TDMEM4_SIZE 0x00000008
2550 #define CYDEV_PHUB_TDMEM4_ORIG_TD0 0x40007820
2551 #define CYDEV_PHUB_TDMEM4_ORIG_TD1 0x40007824
2552 #define CYDEV_PHUB_TDMEM5_BASE 0x40007828
2553 #define CYDEV_PHUB_TDMEM5_SIZE 0x00000008
2554 #define CYDEV_PHUB_TDMEM5_ORIG_TD0 0x40007828
2555 #define CYDEV_PHUB_TDMEM5_ORIG_TD1 0x4000782c
2556 #define CYDEV_PHUB_TDMEM6_BASE 0x40007830
2557 #define CYDEV_PHUB_TDMEM6_SIZE 0x00000008
2558 #define CYDEV_PHUB_TDMEM6_ORIG_TD0 0x40007830
2559 #define CYDEV_PHUB_TDMEM6_ORIG_TD1 0x40007834
2560 #define CYDEV_PHUB_TDMEM7_BASE 0x40007838
2561 #define CYDEV_PHUB_TDMEM7_SIZE 0x00000008
2562 #define CYDEV_PHUB_TDMEM7_ORIG_TD0 0x40007838
2563 #define CYDEV_PHUB_TDMEM7_ORIG_TD1 0x4000783c
2564 #define CYDEV_PHUB_TDMEM8_BASE 0x40007840
2565 #define CYDEV_PHUB_TDMEM8_SIZE 0x00000008
2566 #define CYDEV_PHUB_TDMEM8_ORIG_TD0 0x40007840
2567 #define CYDEV_PHUB_TDMEM8_ORIG_TD1 0x40007844
2568 #define CYDEV_PHUB_TDMEM9_BASE 0x40007848
2569 #define CYDEV_PHUB_TDMEM9_SIZE 0x00000008
2570 #define CYDEV_PHUB_TDMEM9_ORIG_TD0 0x40007848
2571 #define CYDEV_PHUB_TDMEM9_ORIG_TD1 0x4000784c
2572 #define CYDEV_PHUB_TDMEM10_BASE 0x40007850
2573 #define CYDEV_PHUB_TDMEM10_SIZE 0x00000008
2574 #define CYDEV_PHUB_TDMEM10_ORIG_TD0 0x40007850
2575 #define CYDEV_PHUB_TDMEM10_ORIG_TD1 0x40007854
2576 #define CYDEV_PHUB_TDMEM11_BASE 0x40007858
2577 #define CYDEV_PHUB_TDMEM11_SIZE 0x00000008
2578 #define CYDEV_PHUB_TDMEM11_ORIG_TD0 0x40007858
2579 #define CYDEV_PHUB_TDMEM11_ORIG_TD1 0x4000785c
2580 #define CYDEV_PHUB_TDMEM12_BASE 0x40007860
2581 #define CYDEV_PHUB_TDMEM12_SIZE 0x00000008
2582 #define CYDEV_PHUB_TDMEM12_ORIG_TD0 0x40007860
2583 #define CYDEV_PHUB_TDMEM12_ORIG_TD1 0x40007864
2584 #define CYDEV_PHUB_TDMEM13_BASE 0x40007868
2585 #define CYDEV_PHUB_TDMEM13_SIZE 0x00000008
2586 #define CYDEV_PHUB_TDMEM13_ORIG_TD0 0x40007868
2587 #define CYDEV_PHUB_TDMEM13_ORIG_TD1 0x4000786c
2588 #define CYDEV_PHUB_TDMEM14_BASE 0x40007870
2589 #define CYDEV_PHUB_TDMEM14_SIZE 0x00000008
2590 #define CYDEV_PHUB_TDMEM14_ORIG_TD0 0x40007870
2591 #define CYDEV_PHUB_TDMEM14_ORIG_TD1 0x40007874
2592 #define CYDEV_PHUB_TDMEM15_BASE 0x40007878
2593 #define CYDEV_PHUB_TDMEM15_SIZE 0x00000008
2594 #define CYDEV_PHUB_TDMEM15_ORIG_TD0 0x40007878
2595 #define CYDEV_PHUB_TDMEM15_ORIG_TD1 0x4000787c
2596 #define CYDEV_PHUB_TDMEM16_BASE 0x40007880
2597 #define CYDEV_PHUB_TDMEM16_SIZE 0x00000008
2598 #define CYDEV_PHUB_TDMEM16_ORIG_TD0 0x40007880
2599 #define CYDEV_PHUB_TDMEM16_ORIG_TD1 0x40007884
2600 #define CYDEV_PHUB_TDMEM17_BASE 0x40007888
2601 #define CYDEV_PHUB_TDMEM17_SIZE 0x00000008
2602 #define CYDEV_PHUB_TDMEM17_ORIG_TD0 0x40007888
2603 #define CYDEV_PHUB_TDMEM17_ORIG_TD1 0x4000788c
2604 #define CYDEV_PHUB_TDMEM18_BASE 0x40007890
2605 #define CYDEV_PHUB_TDMEM18_SIZE 0x00000008
2606 #define CYDEV_PHUB_TDMEM18_ORIG_TD0 0x40007890
2607 #define CYDEV_PHUB_TDMEM18_ORIG_TD1 0x40007894
2608 #define CYDEV_PHUB_TDMEM19_BASE 0x40007898
2609 #define CYDEV_PHUB_TDMEM19_SIZE 0x00000008
2610 #define CYDEV_PHUB_TDMEM19_ORIG_TD0 0x40007898
2611 #define CYDEV_PHUB_TDMEM19_ORIG_TD1 0x4000789c
2612 #define CYDEV_PHUB_TDMEM20_BASE 0x400078a0
2613 #define CYDEV_PHUB_TDMEM20_SIZE 0x00000008
2614 #define CYDEV_PHUB_TDMEM20_ORIG_TD0 0x400078a0
2615 #define CYDEV_PHUB_TDMEM20_ORIG_TD1 0x400078a4
2616 #define CYDEV_PHUB_TDMEM21_BASE 0x400078a8
2617 #define CYDEV_PHUB_TDMEM21_SIZE 0x00000008
2618 #define CYDEV_PHUB_TDMEM21_ORIG_TD0 0x400078a8
2619 #define CYDEV_PHUB_TDMEM21_ORIG_TD1 0x400078ac
2620 #define CYDEV_PHUB_TDMEM22_BASE 0x400078b0
2621 #define CYDEV_PHUB_TDMEM22_SIZE 0x00000008
2622 #define CYDEV_PHUB_TDMEM22_ORIG_TD0 0x400078b0
2623 #define CYDEV_PHUB_TDMEM22_ORIG_TD1 0x400078b4
2624 #define CYDEV_PHUB_TDMEM23_BASE 0x400078b8
2625 #define CYDEV_PHUB_TDMEM23_SIZE 0x00000008
2626 #define CYDEV_PHUB_TDMEM23_ORIG_TD0 0x400078b8
2627 #define CYDEV_PHUB_TDMEM23_ORIG_TD1 0x400078bc
2628 #define CYDEV_PHUB_TDMEM24_BASE 0x400078c0
2629 #define CYDEV_PHUB_TDMEM24_SIZE 0x00000008
2630 #define CYDEV_PHUB_TDMEM24_ORIG_TD0 0x400078c0
2631 #define CYDEV_PHUB_TDMEM24_ORIG_TD1 0x400078c4
2632 #define CYDEV_PHUB_TDMEM25_BASE 0x400078c8
2633 #define CYDEV_PHUB_TDMEM25_SIZE 0x00000008
2634 #define CYDEV_PHUB_TDMEM25_ORIG_TD0 0x400078c8
2635 #define CYDEV_PHUB_TDMEM25_ORIG_TD1 0x400078cc
2636 #define CYDEV_PHUB_TDMEM26_BASE 0x400078d0
2637 #define CYDEV_PHUB_TDMEM26_SIZE 0x00000008
2638 #define CYDEV_PHUB_TDMEM26_ORIG_TD0 0x400078d0
2639 #define CYDEV_PHUB_TDMEM26_ORIG_TD1 0x400078d4
2640 #define CYDEV_PHUB_TDMEM27_BASE 0x400078d8
2641 #define CYDEV_PHUB_TDMEM27_SIZE 0x00000008
2642 #define CYDEV_PHUB_TDMEM27_ORIG_TD0 0x400078d8
2643 #define CYDEV_PHUB_TDMEM27_ORIG_TD1 0x400078dc
2644 #define CYDEV_PHUB_TDMEM28_BASE 0x400078e0
2645 #define CYDEV_PHUB_TDMEM28_SIZE 0x00000008
2646 #define CYDEV_PHUB_TDMEM28_ORIG_TD0 0x400078e0
2647 #define CYDEV_PHUB_TDMEM28_ORIG_TD1 0x400078e4
2648 #define CYDEV_PHUB_TDMEM29_BASE 0x400078e8
2649 #define CYDEV_PHUB_TDMEM29_SIZE 0x00000008
2650 #define CYDEV_PHUB_TDMEM29_ORIG_TD0 0x400078e8
2651 #define CYDEV_PHUB_TDMEM29_ORIG_TD1 0x400078ec
2652 #define CYDEV_PHUB_TDMEM30_BASE 0x400078f0
2653 #define CYDEV_PHUB_TDMEM30_SIZE 0x00000008
2654 #define CYDEV_PHUB_TDMEM30_ORIG_TD0 0x400078f0
2655 #define CYDEV_PHUB_TDMEM30_ORIG_TD1 0x400078f4
2656 #define CYDEV_PHUB_TDMEM31_BASE 0x400078f8
2657 #define CYDEV_PHUB_TDMEM31_SIZE 0x00000008
2658 #define CYDEV_PHUB_TDMEM31_ORIG_TD0 0x400078f8
2659 #define CYDEV_PHUB_TDMEM31_ORIG_TD1 0x400078fc
2660 #define CYDEV_PHUB_TDMEM32_BASE 0x40007900
2661 #define CYDEV_PHUB_TDMEM32_SIZE 0x00000008
2662 #define CYDEV_PHUB_TDMEM32_ORIG_TD0 0x40007900
2663 #define CYDEV_PHUB_TDMEM32_ORIG_TD1 0x40007904
2664 #define CYDEV_PHUB_TDMEM33_BASE 0x40007908
2665 #define CYDEV_PHUB_TDMEM33_SIZE 0x00000008
2666 #define CYDEV_PHUB_TDMEM33_ORIG_TD0 0x40007908
2667 #define CYDEV_PHUB_TDMEM33_ORIG_TD1 0x4000790c
2668 #define CYDEV_PHUB_TDMEM34_BASE 0x40007910
2669 #define CYDEV_PHUB_TDMEM34_SIZE 0x00000008
2670 #define CYDEV_PHUB_TDMEM34_ORIG_TD0 0x40007910
2671 #define CYDEV_PHUB_TDMEM34_ORIG_TD1 0x40007914
2672 #define CYDEV_PHUB_TDMEM35_BASE 0x40007918
2673 #define CYDEV_PHUB_TDMEM35_SIZE 0x00000008
2674 #define CYDEV_PHUB_TDMEM35_ORIG_TD0 0x40007918
2675 #define CYDEV_PHUB_TDMEM35_ORIG_TD1 0x4000791c
2676 #define CYDEV_PHUB_TDMEM36_BASE 0x40007920
2677 #define CYDEV_PHUB_TDMEM36_SIZE 0x00000008
2678 #define CYDEV_PHUB_TDMEM36_ORIG_TD0 0x40007920
2679 #define CYDEV_PHUB_TDMEM36_ORIG_TD1 0x40007924
2680 #define CYDEV_PHUB_TDMEM37_BASE 0x40007928
2681 #define CYDEV_PHUB_TDMEM37_SIZE 0x00000008
2682 #define CYDEV_PHUB_TDMEM37_ORIG_TD0 0x40007928
2683 #define CYDEV_PHUB_TDMEM37_ORIG_TD1 0x4000792c
2684 #define CYDEV_PHUB_TDMEM38_BASE 0x40007930
2685 #define CYDEV_PHUB_TDMEM38_SIZE 0x00000008
2686 #define CYDEV_PHUB_TDMEM38_ORIG_TD0 0x40007930
2687 #define CYDEV_PHUB_TDMEM38_ORIG_TD1 0x40007934
2688 #define CYDEV_PHUB_TDMEM39_BASE 0x40007938
2689 #define CYDEV_PHUB_TDMEM39_SIZE 0x00000008
2690 #define CYDEV_PHUB_TDMEM39_ORIG_TD0 0x40007938
2691 #define CYDEV_PHUB_TDMEM39_ORIG_TD1 0x4000793c
2692 #define CYDEV_PHUB_TDMEM40_BASE 0x40007940
2693 #define CYDEV_PHUB_TDMEM40_SIZE 0x00000008
2694 #define CYDEV_PHUB_TDMEM40_ORIG_TD0 0x40007940
2695 #define CYDEV_PHUB_TDMEM40_ORIG_TD1 0x40007944
2696 #define CYDEV_PHUB_TDMEM41_BASE 0x40007948
2697 #define CYDEV_PHUB_TDMEM41_SIZE 0x00000008
2698 #define CYDEV_PHUB_TDMEM41_ORIG_TD0 0x40007948
2699 #define CYDEV_PHUB_TDMEM41_ORIG_TD1 0x4000794c
2700 #define CYDEV_PHUB_TDMEM42_BASE 0x40007950
2701 #define CYDEV_PHUB_TDMEM42_SIZE 0x00000008
2702 #define CYDEV_PHUB_TDMEM42_ORIG_TD0 0x40007950
2703 #define CYDEV_PHUB_TDMEM42_ORIG_TD1 0x40007954
2704 #define CYDEV_PHUB_TDMEM43_BASE 0x40007958
2705 #define CYDEV_PHUB_TDMEM43_SIZE 0x00000008
2706 #define CYDEV_PHUB_TDMEM43_ORIG_TD0 0x40007958
2707 #define CYDEV_PHUB_TDMEM43_ORIG_TD1 0x4000795c
2708 #define CYDEV_PHUB_TDMEM44_BASE 0x40007960
2709 #define CYDEV_PHUB_TDMEM44_SIZE 0x00000008
2710 #define CYDEV_PHUB_TDMEM44_ORIG_TD0 0x40007960
2711 #define CYDEV_PHUB_TDMEM44_ORIG_TD1 0x40007964
2712 #define CYDEV_PHUB_TDMEM45_BASE 0x40007968
2713 #define CYDEV_PHUB_TDMEM45_SIZE 0x00000008
2714 #define CYDEV_PHUB_TDMEM45_ORIG_TD0 0x40007968
2715 #define CYDEV_PHUB_TDMEM45_ORIG_TD1 0x4000796c
2716 #define CYDEV_PHUB_TDMEM46_BASE 0x40007970
2717 #define CYDEV_PHUB_TDMEM46_SIZE 0x00000008
2718 #define CYDEV_PHUB_TDMEM46_ORIG_TD0 0x40007970
2719 #define CYDEV_PHUB_TDMEM46_ORIG_TD1 0x40007974
2720 #define CYDEV_PHUB_TDMEM47_BASE 0x40007978
2721 #define CYDEV_PHUB_TDMEM47_SIZE 0x00000008
2722 #define CYDEV_PHUB_TDMEM47_ORIG_TD0 0x40007978
2723 #define CYDEV_PHUB_TDMEM47_ORIG_TD1 0x4000797c
2724 #define CYDEV_PHUB_TDMEM48_BASE 0x40007980
2725 #define CYDEV_PHUB_TDMEM48_SIZE 0x00000008
2726 #define CYDEV_PHUB_TDMEM48_ORIG_TD0 0x40007980
2727 #define CYDEV_PHUB_TDMEM48_ORIG_TD1 0x40007984
2728 #define CYDEV_PHUB_TDMEM49_BASE 0x40007988
2729 #define CYDEV_PHUB_TDMEM49_SIZE 0x00000008
2730 #define CYDEV_PHUB_TDMEM49_ORIG_TD0 0x40007988
2731 #define CYDEV_PHUB_TDMEM49_ORIG_TD1 0x4000798c
2732 #define CYDEV_PHUB_TDMEM50_BASE 0x40007990
2733 #define CYDEV_PHUB_TDMEM50_SIZE 0x00000008
2734 #define CYDEV_PHUB_TDMEM50_ORIG_TD0 0x40007990
2735 #define CYDEV_PHUB_TDMEM50_ORIG_TD1 0x40007994
2736 #define CYDEV_PHUB_TDMEM51_BASE 0x40007998
2737 #define CYDEV_PHUB_TDMEM51_SIZE 0x00000008
2738 #define CYDEV_PHUB_TDMEM51_ORIG_TD0 0x40007998
2739 #define CYDEV_PHUB_TDMEM51_ORIG_TD1 0x4000799c
2740 #define CYDEV_PHUB_TDMEM52_BASE 0x400079a0
2741 #define CYDEV_PHUB_TDMEM52_SIZE 0x00000008
2742 #define CYDEV_PHUB_TDMEM52_ORIG_TD0 0x400079a0
2743 #define CYDEV_PHUB_TDMEM52_ORIG_TD1 0x400079a4
2744 #define CYDEV_PHUB_TDMEM53_BASE 0x400079a8
2745 #define CYDEV_PHUB_TDMEM53_SIZE 0x00000008
2746 #define CYDEV_PHUB_TDMEM53_ORIG_TD0 0x400079a8
2747 #define CYDEV_PHUB_TDMEM53_ORIG_TD1 0x400079ac
2748 #define CYDEV_PHUB_TDMEM54_BASE 0x400079b0
2749 #define CYDEV_PHUB_TDMEM54_SIZE 0x00000008
2750 #define CYDEV_PHUB_TDMEM54_ORIG_TD0 0x400079b0
2751 #define CYDEV_PHUB_TDMEM54_ORIG_TD1 0x400079b4
2752 #define CYDEV_PHUB_TDMEM55_BASE 0x400079b8
2753 #define CYDEV_PHUB_TDMEM55_SIZE 0x00000008
2754 #define CYDEV_PHUB_TDMEM55_ORIG_TD0 0x400079b8
2755 #define CYDEV_PHUB_TDMEM55_ORIG_TD1 0x400079bc
2756 #define CYDEV_PHUB_TDMEM56_BASE 0x400079c0
2757 #define CYDEV_PHUB_TDMEM56_SIZE 0x00000008
2758 #define CYDEV_PHUB_TDMEM56_ORIG_TD0 0x400079c0
2759 #define CYDEV_PHUB_TDMEM56_ORIG_TD1 0x400079c4
2760 #define CYDEV_PHUB_TDMEM57_BASE 0x400079c8
2761 #define CYDEV_PHUB_TDMEM57_SIZE 0x00000008
2762 #define CYDEV_PHUB_TDMEM57_ORIG_TD0 0x400079c8
2763 #define CYDEV_PHUB_TDMEM57_ORIG_TD1 0x400079cc
2764 #define CYDEV_PHUB_TDMEM58_BASE 0x400079d0
2765 #define CYDEV_PHUB_TDMEM58_SIZE 0x00000008
2766 #define CYDEV_PHUB_TDMEM58_ORIG_TD0 0x400079d0
2767 #define CYDEV_PHUB_TDMEM58_ORIG_TD1 0x400079d4
2768 #define CYDEV_PHUB_TDMEM59_BASE 0x400079d8
2769 #define CYDEV_PHUB_TDMEM59_SIZE 0x00000008
2770 #define CYDEV_PHUB_TDMEM59_ORIG_TD0 0x400079d8
2771 #define CYDEV_PHUB_TDMEM59_ORIG_TD1 0x400079dc
2772 #define CYDEV_PHUB_TDMEM60_BASE 0x400079e0
2773 #define CYDEV_PHUB_TDMEM60_SIZE 0x00000008
2774 #define CYDEV_PHUB_TDMEM60_ORIG_TD0 0x400079e0
2775 #define CYDEV_PHUB_TDMEM60_ORIG_TD1 0x400079e4
2776 #define CYDEV_PHUB_TDMEM61_BASE 0x400079e8
2777 #define CYDEV_PHUB_TDMEM61_SIZE 0x00000008
2778 #define CYDEV_PHUB_TDMEM61_ORIG_TD0 0x400079e8
2779 #define CYDEV_PHUB_TDMEM61_ORIG_TD1 0x400079ec
2780 #define CYDEV_PHUB_TDMEM62_BASE 0x400079f0
2781 #define CYDEV_PHUB_TDMEM62_SIZE 0x00000008
2782 #define CYDEV_PHUB_TDMEM62_ORIG_TD0 0x400079f0
2783 #define CYDEV_PHUB_TDMEM62_ORIG_TD1 0x400079f4
2784 #define CYDEV_PHUB_TDMEM63_BASE 0x400079f8
2785 #define CYDEV_PHUB_TDMEM63_SIZE 0x00000008
2786 #define CYDEV_PHUB_TDMEM63_ORIG_TD0 0x400079f8
2787 #define CYDEV_PHUB_TDMEM63_ORIG_TD1 0x400079fc
2788 #define CYDEV_PHUB_TDMEM64_BASE 0x40007a00
2789 #define CYDEV_PHUB_TDMEM64_SIZE 0x00000008
2790 #define CYDEV_PHUB_TDMEM64_ORIG_TD0 0x40007a00
2791 #define CYDEV_PHUB_TDMEM64_ORIG_TD1 0x40007a04
2792 #define CYDEV_PHUB_TDMEM65_BASE 0x40007a08
2793 #define CYDEV_PHUB_TDMEM65_SIZE 0x00000008
2794 #define CYDEV_PHUB_TDMEM65_ORIG_TD0 0x40007a08
2795 #define CYDEV_PHUB_TDMEM65_ORIG_TD1 0x40007a0c
2796 #define CYDEV_PHUB_TDMEM66_BASE 0x40007a10
2797 #define CYDEV_PHUB_TDMEM66_SIZE 0x00000008
2798 #define CYDEV_PHUB_TDMEM66_ORIG_TD0 0x40007a10
2799 #define CYDEV_PHUB_TDMEM66_ORIG_TD1 0x40007a14
2800 #define CYDEV_PHUB_TDMEM67_BASE 0x40007a18
2801 #define CYDEV_PHUB_TDMEM67_SIZE 0x00000008
2802 #define CYDEV_PHUB_TDMEM67_ORIG_TD0 0x40007a18
2803 #define CYDEV_PHUB_TDMEM67_ORIG_TD1 0x40007a1c
2804 #define CYDEV_PHUB_TDMEM68_BASE 0x40007a20
2805 #define CYDEV_PHUB_TDMEM68_SIZE 0x00000008
2806 #define CYDEV_PHUB_TDMEM68_ORIG_TD0 0x40007a20
2807 #define CYDEV_PHUB_TDMEM68_ORIG_TD1 0x40007a24
2808 #define CYDEV_PHUB_TDMEM69_BASE 0x40007a28
2809 #define CYDEV_PHUB_TDMEM69_SIZE 0x00000008
2810 #define CYDEV_PHUB_TDMEM69_ORIG_TD0 0x40007a28
2811 #define CYDEV_PHUB_TDMEM69_ORIG_TD1 0x40007a2c
2812 #define CYDEV_PHUB_TDMEM70_BASE 0x40007a30
2813 #define CYDEV_PHUB_TDMEM70_SIZE 0x00000008
2814 #define CYDEV_PHUB_TDMEM70_ORIG_TD0 0x40007a30
2815 #define CYDEV_PHUB_TDMEM70_ORIG_TD1 0x40007a34
2816 #define CYDEV_PHUB_TDMEM71_BASE 0x40007a38
2817 #define CYDEV_PHUB_TDMEM71_SIZE 0x00000008
2818 #define CYDEV_PHUB_TDMEM71_ORIG_TD0 0x40007a38
2819 #define CYDEV_PHUB_TDMEM71_ORIG_TD1 0x40007a3c
2820 #define CYDEV_PHUB_TDMEM72_BASE 0x40007a40
2821 #define CYDEV_PHUB_TDMEM72_SIZE 0x00000008
2822 #define CYDEV_PHUB_TDMEM72_ORIG_TD0 0x40007a40
2823 #define CYDEV_PHUB_TDMEM72_ORIG_TD1 0x40007a44
2824 #define CYDEV_PHUB_TDMEM73_BASE 0x40007a48
2825 #define CYDEV_PHUB_TDMEM73_SIZE 0x00000008
2826 #define CYDEV_PHUB_TDMEM73_ORIG_TD0 0x40007a48
2827 #define CYDEV_PHUB_TDMEM73_ORIG_TD1 0x40007a4c
2828 #define CYDEV_PHUB_TDMEM74_BASE 0x40007a50
2829 #define CYDEV_PHUB_TDMEM74_SIZE 0x00000008
2830 #define CYDEV_PHUB_TDMEM74_ORIG_TD0 0x40007a50
2831 #define CYDEV_PHUB_TDMEM74_ORIG_TD1 0x40007a54
2832 #define CYDEV_PHUB_TDMEM75_BASE 0x40007a58
2833 #define CYDEV_PHUB_TDMEM75_SIZE 0x00000008
2834 #define CYDEV_PHUB_TDMEM75_ORIG_TD0 0x40007a58
2835 #define CYDEV_PHUB_TDMEM75_ORIG_TD1 0x40007a5c
2836 #define CYDEV_PHUB_TDMEM76_BASE 0x40007a60
2837 #define CYDEV_PHUB_TDMEM76_SIZE 0x00000008
2838 #define CYDEV_PHUB_TDMEM76_ORIG_TD0 0x40007a60
2839 #define CYDEV_PHUB_TDMEM76_ORIG_TD1 0x40007a64
2840 #define CYDEV_PHUB_TDMEM77_BASE 0x40007a68
2841 #define CYDEV_PHUB_TDMEM77_SIZE 0x00000008
2842 #define CYDEV_PHUB_TDMEM77_ORIG_TD0 0x40007a68
2843 #define CYDEV_PHUB_TDMEM77_ORIG_TD1 0x40007a6c
2844 #define CYDEV_PHUB_TDMEM78_BASE 0x40007a70
2845 #define CYDEV_PHUB_TDMEM78_SIZE 0x00000008
2846 #define CYDEV_PHUB_TDMEM78_ORIG_TD0 0x40007a70
2847 #define CYDEV_PHUB_TDMEM78_ORIG_TD1 0x40007a74
2848 #define CYDEV_PHUB_TDMEM79_BASE 0x40007a78
2849 #define CYDEV_PHUB_TDMEM79_SIZE 0x00000008
2850 #define CYDEV_PHUB_TDMEM79_ORIG_TD0 0x40007a78
2851 #define CYDEV_PHUB_TDMEM79_ORIG_TD1 0x40007a7c
2852 #define CYDEV_PHUB_TDMEM80_BASE 0x40007a80
2853 #define CYDEV_PHUB_TDMEM80_SIZE 0x00000008
2854 #define CYDEV_PHUB_TDMEM80_ORIG_TD0 0x40007a80
2855 #define CYDEV_PHUB_TDMEM80_ORIG_TD1 0x40007a84
2856 #define CYDEV_PHUB_TDMEM81_BASE 0x40007a88
2857 #define CYDEV_PHUB_TDMEM81_SIZE 0x00000008
2858 #define CYDEV_PHUB_TDMEM81_ORIG_TD0 0x40007a88
2859 #define CYDEV_PHUB_TDMEM81_ORIG_TD1 0x40007a8c
2860 #define CYDEV_PHUB_TDMEM82_BASE 0x40007a90
2861 #define CYDEV_PHUB_TDMEM82_SIZE 0x00000008
2862 #define CYDEV_PHUB_TDMEM82_ORIG_TD0 0x40007a90
2863 #define CYDEV_PHUB_TDMEM82_ORIG_TD1 0x40007a94
2864 #define CYDEV_PHUB_TDMEM83_BASE 0x40007a98
2865 #define CYDEV_PHUB_TDMEM83_SIZE 0x00000008
2866 #define CYDEV_PHUB_TDMEM83_ORIG_TD0 0x40007a98
2867 #define CYDEV_PHUB_TDMEM83_ORIG_TD1 0x40007a9c
2868 #define CYDEV_PHUB_TDMEM84_BASE 0x40007aa0
2869 #define CYDEV_PHUB_TDMEM84_SIZE 0x00000008
2870 #define CYDEV_PHUB_TDMEM84_ORIG_TD0 0x40007aa0
2871 #define CYDEV_PHUB_TDMEM84_ORIG_TD1 0x40007aa4
2872 #define CYDEV_PHUB_TDMEM85_BASE 0x40007aa8
2873 #define CYDEV_PHUB_TDMEM85_SIZE 0x00000008
2874 #define CYDEV_PHUB_TDMEM85_ORIG_TD0 0x40007aa8
2875 #define CYDEV_PHUB_TDMEM85_ORIG_TD1 0x40007aac
2876 #define CYDEV_PHUB_TDMEM86_BASE 0x40007ab0
2877 #define CYDEV_PHUB_TDMEM86_SIZE 0x00000008
2878 #define CYDEV_PHUB_TDMEM86_ORIG_TD0 0x40007ab0
2879 #define CYDEV_PHUB_TDMEM86_ORIG_TD1 0x40007ab4
2880 #define CYDEV_PHUB_TDMEM87_BASE 0x40007ab8
2881 #define CYDEV_PHUB_TDMEM87_SIZE 0x00000008
2882 #define CYDEV_PHUB_TDMEM87_ORIG_TD0 0x40007ab8
2883 #define CYDEV_PHUB_TDMEM87_ORIG_TD1 0x40007abc
2884 #define CYDEV_PHUB_TDMEM88_BASE 0x40007ac0
2885 #define CYDEV_PHUB_TDMEM88_SIZE 0x00000008
2886 #define CYDEV_PHUB_TDMEM88_ORIG_TD0 0x40007ac0
2887 #define CYDEV_PHUB_TDMEM88_ORIG_TD1 0x40007ac4
2888 #define CYDEV_PHUB_TDMEM89_BASE 0x40007ac8
2889 #define CYDEV_PHUB_TDMEM89_SIZE 0x00000008
2890 #define CYDEV_PHUB_TDMEM89_ORIG_TD0 0x40007ac8
2891 #define CYDEV_PHUB_TDMEM89_ORIG_TD1 0x40007acc
2892 #define CYDEV_PHUB_TDMEM90_BASE 0x40007ad0
2893 #define CYDEV_PHUB_TDMEM90_SIZE 0x00000008
2894 #define CYDEV_PHUB_TDMEM90_ORIG_TD0 0x40007ad0
2895 #define CYDEV_PHUB_TDMEM90_ORIG_TD1 0x40007ad4
2896 #define CYDEV_PHUB_TDMEM91_BASE 0x40007ad8
2897 #define CYDEV_PHUB_TDMEM91_SIZE 0x00000008
2898 #define CYDEV_PHUB_TDMEM91_ORIG_TD0 0x40007ad8
2899 #define CYDEV_PHUB_TDMEM91_ORIG_TD1 0x40007adc
2900 #define CYDEV_PHUB_TDMEM92_BASE 0x40007ae0
2901 #define CYDEV_PHUB_TDMEM92_SIZE 0x00000008
2902 #define CYDEV_PHUB_TDMEM92_ORIG_TD0 0x40007ae0
2903 #define CYDEV_PHUB_TDMEM92_ORIG_TD1 0x40007ae4
2904 #define CYDEV_PHUB_TDMEM93_BASE 0x40007ae8
2905 #define CYDEV_PHUB_TDMEM93_SIZE 0x00000008
2906 #define CYDEV_PHUB_TDMEM93_ORIG_TD0 0x40007ae8
2907 #define CYDEV_PHUB_TDMEM93_ORIG_TD1 0x40007aec
2908 #define CYDEV_PHUB_TDMEM94_BASE 0x40007af0
2909 #define CYDEV_PHUB_TDMEM94_SIZE 0x00000008
2910 #define CYDEV_PHUB_TDMEM94_ORIG_TD0 0x40007af0
2911 #define CYDEV_PHUB_TDMEM94_ORIG_TD1 0x40007af4
2912 #define CYDEV_PHUB_TDMEM95_BASE 0x40007af8
2913 #define CYDEV_PHUB_TDMEM95_SIZE 0x00000008
2914 #define CYDEV_PHUB_TDMEM95_ORIG_TD0 0x40007af8
2915 #define CYDEV_PHUB_TDMEM95_ORIG_TD1 0x40007afc
2916 #define CYDEV_PHUB_TDMEM96_BASE 0x40007b00
2917 #define CYDEV_PHUB_TDMEM96_SIZE 0x00000008
2918 #define CYDEV_PHUB_TDMEM96_ORIG_TD0 0x40007b00
2919 #define CYDEV_PHUB_TDMEM96_ORIG_TD1 0x40007b04
2920 #define CYDEV_PHUB_TDMEM97_BASE 0x40007b08
2921 #define CYDEV_PHUB_TDMEM97_SIZE 0x00000008
2922 #define CYDEV_PHUB_TDMEM97_ORIG_TD0 0x40007b08
2923 #define CYDEV_PHUB_TDMEM97_ORIG_TD1 0x40007b0c
2924 #define CYDEV_PHUB_TDMEM98_BASE 0x40007b10
2925 #define CYDEV_PHUB_TDMEM98_SIZE 0x00000008
2926 #define CYDEV_PHUB_TDMEM98_ORIG_TD0 0x40007b10
2927 #define CYDEV_PHUB_TDMEM98_ORIG_TD1 0x40007b14
2928 #define CYDEV_PHUB_TDMEM99_BASE 0x40007b18
2929 #define CYDEV_PHUB_TDMEM99_SIZE 0x00000008
2930 #define CYDEV_PHUB_TDMEM99_ORIG_TD0 0x40007b18
2931 #define CYDEV_PHUB_TDMEM99_ORIG_TD1 0x40007b1c
2932 #define CYDEV_PHUB_TDMEM100_BASE 0x40007b20
2933 #define CYDEV_PHUB_TDMEM100_SIZE 0x00000008
2934 #define CYDEV_PHUB_TDMEM100_ORIG_TD0 0x40007b20
2935 #define CYDEV_PHUB_TDMEM100_ORIG_TD1 0x40007b24
2936 #define CYDEV_PHUB_TDMEM101_BASE 0x40007b28
2937 #define CYDEV_PHUB_TDMEM101_SIZE 0x00000008
2938 #define CYDEV_PHUB_TDMEM101_ORIG_TD0 0x40007b28
2939 #define CYDEV_PHUB_TDMEM101_ORIG_TD1 0x40007b2c
2940 #define CYDEV_PHUB_TDMEM102_BASE 0x40007b30
2941 #define CYDEV_PHUB_TDMEM102_SIZE 0x00000008
2942 #define CYDEV_PHUB_TDMEM102_ORIG_TD0 0x40007b30
2943 #define CYDEV_PHUB_TDMEM102_ORIG_TD1 0x40007b34
2944 #define CYDEV_PHUB_TDMEM103_BASE 0x40007b38
2945 #define CYDEV_PHUB_TDMEM103_SIZE 0x00000008
2946 #define CYDEV_PHUB_TDMEM103_ORIG_TD0 0x40007b38
2947 #define CYDEV_PHUB_TDMEM103_ORIG_TD1 0x40007b3c
2948 #define CYDEV_PHUB_TDMEM104_BASE 0x40007b40
2949 #define CYDEV_PHUB_TDMEM104_SIZE 0x00000008
2950 #define CYDEV_PHUB_TDMEM104_ORIG_TD0 0x40007b40
2951 #define CYDEV_PHUB_TDMEM104_ORIG_TD1 0x40007b44
2952 #define CYDEV_PHUB_TDMEM105_BASE 0x40007b48
2953 #define CYDEV_PHUB_TDMEM105_SIZE 0x00000008
2954 #define CYDEV_PHUB_TDMEM105_ORIG_TD0 0x40007b48
2955 #define CYDEV_PHUB_TDMEM105_ORIG_TD1 0x40007b4c
2956 #define CYDEV_PHUB_TDMEM106_BASE 0x40007b50
2957 #define CYDEV_PHUB_TDMEM106_SIZE 0x00000008
2958 #define CYDEV_PHUB_TDMEM106_ORIG_TD0 0x40007b50
2959 #define CYDEV_PHUB_TDMEM106_ORIG_TD1 0x40007b54
2960 #define CYDEV_PHUB_TDMEM107_BASE 0x40007b58
2961 #define CYDEV_PHUB_TDMEM107_SIZE 0x00000008
2962 #define CYDEV_PHUB_TDMEM107_ORIG_TD0 0x40007b58
2963 #define CYDEV_PHUB_TDMEM107_ORIG_TD1 0x40007b5c
2964 #define CYDEV_PHUB_TDMEM108_BASE 0x40007b60
2965 #define CYDEV_PHUB_TDMEM108_SIZE 0x00000008
2966 #define CYDEV_PHUB_TDMEM108_ORIG_TD0 0x40007b60
2967 #define CYDEV_PHUB_TDMEM108_ORIG_TD1 0x40007b64
2968 #define CYDEV_PHUB_TDMEM109_BASE 0x40007b68
2969 #define CYDEV_PHUB_TDMEM109_SIZE 0x00000008
2970 #define CYDEV_PHUB_TDMEM109_ORIG_TD0 0x40007b68
2971 #define CYDEV_PHUB_TDMEM109_ORIG_TD1 0x40007b6c
2972 #define CYDEV_PHUB_TDMEM110_BASE 0x40007b70
2973 #define CYDEV_PHUB_TDMEM110_SIZE 0x00000008
2974 #define CYDEV_PHUB_TDMEM110_ORIG_TD0 0x40007b70
2975 #define CYDEV_PHUB_TDMEM110_ORIG_TD1 0x40007b74
2976 #define CYDEV_PHUB_TDMEM111_BASE 0x40007b78
2977 #define CYDEV_PHUB_TDMEM111_SIZE 0x00000008
2978 #define CYDEV_PHUB_TDMEM111_ORIG_TD0 0x40007b78
2979 #define CYDEV_PHUB_TDMEM111_ORIG_TD1 0x40007b7c
2980 #define CYDEV_PHUB_TDMEM112_BASE 0x40007b80
2981 #define CYDEV_PHUB_TDMEM112_SIZE 0x00000008
2982 #define CYDEV_PHUB_TDMEM112_ORIG_TD0 0x40007b80
2983 #define CYDEV_PHUB_TDMEM112_ORIG_TD1 0x40007b84
2984 #define CYDEV_PHUB_TDMEM113_BASE 0x40007b88
2985 #define CYDEV_PHUB_TDMEM113_SIZE 0x00000008
2986 #define CYDEV_PHUB_TDMEM113_ORIG_TD0 0x40007b88
2987 #define CYDEV_PHUB_TDMEM113_ORIG_TD1 0x40007b8c
2988 #define CYDEV_PHUB_TDMEM114_BASE 0x40007b90
2989 #define CYDEV_PHUB_TDMEM114_SIZE 0x00000008
2990 #define CYDEV_PHUB_TDMEM114_ORIG_TD0 0x40007b90
2991 #define CYDEV_PHUB_TDMEM114_ORIG_TD1 0x40007b94
2992 #define CYDEV_PHUB_TDMEM115_BASE 0x40007b98
2993 #define CYDEV_PHUB_TDMEM115_SIZE 0x00000008
2994 #define CYDEV_PHUB_TDMEM115_ORIG_TD0 0x40007b98
2995 #define CYDEV_PHUB_TDMEM115_ORIG_TD1 0x40007b9c
2996 #define CYDEV_PHUB_TDMEM116_BASE 0x40007ba0
2997 #define CYDEV_PHUB_TDMEM116_SIZE 0x00000008
2998 #define CYDEV_PHUB_TDMEM116_ORIG_TD0 0x40007ba0
2999 #define CYDEV_PHUB_TDMEM116_ORIG_TD1 0x40007ba4
3000 #define CYDEV_PHUB_TDMEM117_BASE 0x40007ba8
3001 #define CYDEV_PHUB_TDMEM117_SIZE 0x00000008
3002 #define CYDEV_PHUB_TDMEM117_ORIG_TD0 0x40007ba8
3003 #define CYDEV_PHUB_TDMEM117_ORIG_TD1 0x40007bac
3004 #define CYDEV_PHUB_TDMEM118_BASE 0x40007bb0
3005 #define CYDEV_PHUB_TDMEM118_SIZE 0x00000008
3006 #define CYDEV_PHUB_TDMEM118_ORIG_TD0 0x40007bb0
3007 #define CYDEV_PHUB_TDMEM118_ORIG_TD1 0x40007bb4
3008 #define CYDEV_PHUB_TDMEM119_BASE 0x40007bb8
3009 #define CYDEV_PHUB_TDMEM119_SIZE 0x00000008
3010 #define CYDEV_PHUB_TDMEM119_ORIG_TD0 0x40007bb8
3011 #define CYDEV_PHUB_TDMEM119_ORIG_TD1 0x40007bbc
3012 #define CYDEV_PHUB_TDMEM120_BASE 0x40007bc0
3013 #define CYDEV_PHUB_TDMEM120_SIZE 0x00000008
3014 #define CYDEV_PHUB_TDMEM120_ORIG_TD0 0x40007bc0
3015 #define CYDEV_PHUB_TDMEM120_ORIG_TD1 0x40007bc4
3016 #define CYDEV_PHUB_TDMEM121_BASE 0x40007bc8
3017 #define CYDEV_PHUB_TDMEM121_SIZE 0x00000008
3018 #define CYDEV_PHUB_TDMEM121_ORIG_TD0 0x40007bc8
3019 #define CYDEV_PHUB_TDMEM121_ORIG_TD1 0x40007bcc
3020 #define CYDEV_PHUB_TDMEM122_BASE 0x40007bd0
3021 #define CYDEV_PHUB_TDMEM122_SIZE 0x00000008
3022 #define CYDEV_PHUB_TDMEM122_ORIG_TD0 0x40007bd0
3023 #define CYDEV_PHUB_TDMEM122_ORIG_TD1 0x40007bd4
3024 #define CYDEV_PHUB_TDMEM123_BASE 0x40007bd8
3025 #define CYDEV_PHUB_TDMEM123_SIZE 0x00000008
3026 #define CYDEV_PHUB_TDMEM123_ORIG_TD0 0x40007bd8
3027 #define CYDEV_PHUB_TDMEM123_ORIG_TD1 0x40007bdc
3028 #define CYDEV_PHUB_TDMEM124_BASE 0x40007be0
3029 #define CYDEV_PHUB_TDMEM124_SIZE 0x00000008
3030 #define CYDEV_PHUB_TDMEM124_ORIG_TD0 0x40007be0
3031 #define CYDEV_PHUB_TDMEM124_ORIG_TD1 0x40007be4
3032 #define CYDEV_PHUB_TDMEM125_BASE 0x40007be8
3033 #define CYDEV_PHUB_TDMEM125_SIZE 0x00000008
3034 #define CYDEV_PHUB_TDMEM125_ORIG_TD0 0x40007be8
3035 #define CYDEV_PHUB_TDMEM125_ORIG_TD1 0x40007bec
3036 #define CYDEV_PHUB_TDMEM126_BASE 0x40007bf0
3037 #define CYDEV_PHUB_TDMEM126_SIZE 0x00000008
3038 #define CYDEV_PHUB_TDMEM126_ORIG_TD0 0x40007bf0
3039 #define CYDEV_PHUB_TDMEM126_ORIG_TD1 0x40007bf4
3040 #define CYDEV_PHUB_TDMEM127_BASE 0x40007bf8
3041 #define CYDEV_PHUB_TDMEM127_SIZE 0x00000008
3042 #define CYDEV_PHUB_TDMEM127_ORIG_TD0 0x40007bf8
3043 #define CYDEV_PHUB_TDMEM127_ORIG_TD1 0x40007bfc
3044 #define CYDEV_EE_BASE 0x40008000
3045 #define CYDEV_EE_SIZE 0x00000800
3046 #define CYDEV_EE_DATA_MBASE 0x40008000
3047 #define CYDEV_EE_DATA_MSIZE 0x00000800
3048 #define CYDEV_CAN0_BASE 0x4000a000
3049 #define CYDEV_CAN0_SIZE 0x000002a0
3050 #define CYDEV_CAN0_CSR_BASE 0x4000a000
3051 #define CYDEV_CAN0_CSR_SIZE 0x00000018
3052 #define CYDEV_CAN0_CSR_INT_SR 0x4000a000
3053 #define CYDEV_CAN0_CSR_INT_EN 0x4000a004
3054 #define CYDEV_CAN0_CSR_BUF_SR 0x4000a008
3055 #define CYDEV_CAN0_CSR_ERR_SR 0x4000a00c
3056 #define CYDEV_CAN0_CSR_CMD 0x4000a010
3057 #define CYDEV_CAN0_CSR_CFG 0x4000a014
3058 #define CYDEV_CAN0_TX0_BASE 0x4000a020
3059 #define CYDEV_CAN0_TX0_SIZE 0x00000010
3060 #define CYDEV_CAN0_TX0_CMD 0x4000a020
3061 #define CYDEV_CAN0_TX0_ID 0x4000a024
3062 #define CYDEV_CAN0_TX0_DH 0x4000a028
3063 #define CYDEV_CAN0_TX0_DL 0x4000a02c
3064 #define CYDEV_CAN0_TX1_BASE 0x4000a030
3065 #define CYDEV_CAN0_TX1_SIZE 0x00000010
3066 #define CYDEV_CAN0_TX1_CMD 0x4000a030
3067 #define CYDEV_CAN0_TX1_ID 0x4000a034
3068 #define CYDEV_CAN0_TX1_DH 0x4000a038
3069 #define CYDEV_CAN0_TX1_DL 0x4000a03c
3070 #define CYDEV_CAN0_TX2_BASE 0x4000a040
3071 #define CYDEV_CAN0_TX2_SIZE 0x00000010
3072 #define CYDEV_CAN0_TX2_CMD 0x4000a040
3073 #define CYDEV_CAN0_TX2_ID 0x4000a044
3074 #define CYDEV_CAN0_TX2_DH 0x4000a048
3075 #define CYDEV_CAN0_TX2_DL 0x4000a04c
3076 #define CYDEV_CAN0_TX3_BASE 0x4000a050
3077 #define CYDEV_CAN0_TX3_SIZE 0x00000010
3078 #define CYDEV_CAN0_TX3_CMD 0x4000a050
3079 #define CYDEV_CAN0_TX3_ID 0x4000a054
3080 #define CYDEV_CAN0_TX3_DH 0x4000a058
3081 #define CYDEV_CAN0_TX3_DL 0x4000a05c
3082 #define CYDEV_CAN0_TX4_BASE 0x4000a060
3083 #define CYDEV_CAN0_TX4_SIZE 0x00000010
3084 #define CYDEV_CAN0_TX4_CMD 0x4000a060
3085 #define CYDEV_CAN0_TX4_ID 0x4000a064
3086 #define CYDEV_CAN0_TX4_DH 0x4000a068
3087 #define CYDEV_CAN0_TX4_DL 0x4000a06c
3088 #define CYDEV_CAN0_TX5_BASE 0x4000a070
3089 #define CYDEV_CAN0_TX5_SIZE 0x00000010
3090 #define CYDEV_CAN0_TX5_CMD 0x4000a070
3091 #define CYDEV_CAN0_TX5_ID 0x4000a074
3092 #define CYDEV_CAN0_TX5_DH 0x4000a078
3093 #define CYDEV_CAN0_TX5_DL 0x4000a07c
3094 #define CYDEV_CAN0_TX6_BASE 0x4000a080
3095 #define CYDEV_CAN0_TX6_SIZE 0x00000010
3096 #define CYDEV_CAN0_TX6_CMD 0x4000a080
3097 #define CYDEV_CAN0_TX6_ID 0x4000a084
3098 #define CYDEV_CAN0_TX6_DH 0x4000a088
3099 #define CYDEV_CAN0_TX6_DL 0x4000a08c
3100 #define CYDEV_CAN0_TX7_BASE 0x4000a090
3101 #define CYDEV_CAN0_TX7_SIZE 0x00000010
3102 #define CYDEV_CAN0_TX7_CMD 0x4000a090
3103 #define CYDEV_CAN0_TX7_ID 0x4000a094
3104 #define CYDEV_CAN0_TX7_DH 0x4000a098
3105 #define CYDEV_CAN0_TX7_DL 0x4000a09c
3106 #define CYDEV_CAN0_RX0_BASE 0x4000a0a0
3107 #define CYDEV_CAN0_RX0_SIZE 0x00000020
3108 #define CYDEV_CAN0_RX0_CMD 0x4000a0a0
3109 #define CYDEV_CAN0_RX0_ID 0x4000a0a4
3110 #define CYDEV_CAN0_RX0_DH 0x4000a0a8
3111 #define CYDEV_CAN0_RX0_DL 0x4000a0ac
3112 #define CYDEV_CAN0_RX0_AMR 0x4000a0b0
3113 #define CYDEV_CAN0_RX0_ACR 0x4000a0b4
3114 #define CYDEV_CAN0_RX0_AMRD 0x4000a0b8
3115 #define CYDEV_CAN0_RX0_ACRD 0x4000a0bc
3116 #define CYDEV_CAN0_RX1_BASE 0x4000a0c0
3117 #define CYDEV_CAN0_RX1_SIZE 0x00000020
3118 #define CYDEV_CAN0_RX1_CMD 0x4000a0c0
3119 #define CYDEV_CAN0_RX1_ID 0x4000a0c4
3120 #define CYDEV_CAN0_RX1_DH 0x4000a0c8
3121 #define CYDEV_CAN0_RX1_DL 0x4000a0cc
3122 #define CYDEV_CAN0_RX1_AMR 0x4000a0d0
3123 #define CYDEV_CAN0_RX1_ACR 0x4000a0d4
3124 #define CYDEV_CAN0_RX1_AMRD 0x4000a0d8
3125 #define CYDEV_CAN0_RX1_ACRD 0x4000a0dc
3126 #define CYDEV_CAN0_RX2_BASE 0x4000a0e0
3127 #define CYDEV_CAN0_RX2_SIZE 0x00000020
3128 #define CYDEV_CAN0_RX2_CMD 0x4000a0e0
3129 #define CYDEV_CAN0_RX2_ID 0x4000a0e4
3130 #define CYDEV_CAN0_RX2_DH 0x4000a0e8
3131 #define CYDEV_CAN0_RX2_DL 0x4000a0ec
3132 #define CYDEV_CAN0_RX2_AMR 0x4000a0f0
3133 #define CYDEV_CAN0_RX2_ACR 0x4000a0f4
3134 #define CYDEV_CAN0_RX2_AMRD 0x4000a0f8
3135 #define CYDEV_CAN0_RX2_ACRD 0x4000a0fc
3136 #define CYDEV_CAN0_RX3_BASE 0x4000a100
3137 #define CYDEV_CAN0_RX3_SIZE 0x00000020
3138 #define CYDEV_CAN0_RX3_CMD 0x4000a100
3139 #define CYDEV_CAN0_RX3_ID 0x4000a104
3140 #define CYDEV_CAN0_RX3_DH 0x4000a108
3141 #define CYDEV_CAN0_RX3_DL 0x4000a10c
3142 #define CYDEV_CAN0_RX3_AMR 0x4000a110
3143 #define CYDEV_CAN0_RX3_ACR 0x4000a114
3144 #define CYDEV_CAN0_RX3_AMRD 0x4000a118
3145 #define CYDEV_CAN0_RX3_ACRD 0x4000a11c
3146 #define CYDEV_CAN0_RX4_BASE 0x4000a120
3147 #define CYDEV_CAN0_RX4_SIZE 0x00000020
3148 #define CYDEV_CAN0_RX4_CMD 0x4000a120
3149 #define CYDEV_CAN0_RX4_ID 0x4000a124
3150 #define CYDEV_CAN0_RX4_DH 0x4000a128
3151 #define CYDEV_CAN0_RX4_DL 0x4000a12c
3152 #define CYDEV_CAN0_RX4_AMR 0x4000a130
3153 #define CYDEV_CAN0_RX4_ACR 0x4000a134
3154 #define CYDEV_CAN0_RX4_AMRD 0x4000a138
3155 #define CYDEV_CAN0_RX4_ACRD 0x4000a13c
3156 #define CYDEV_CAN0_RX5_BASE 0x4000a140
3157 #define CYDEV_CAN0_RX5_SIZE 0x00000020
3158 #define CYDEV_CAN0_RX5_CMD 0x4000a140
3159 #define CYDEV_CAN0_RX5_ID 0x4000a144
3160 #define CYDEV_CAN0_RX5_DH 0x4000a148
3161 #define CYDEV_CAN0_RX5_DL 0x4000a14c
3162 #define CYDEV_CAN0_RX5_AMR 0x4000a150